完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
文章:12473個(gè) 瀏覽:612013次 帖子:7822個(gè)
JESD204B IP核作為接收端時(shí),單獨(dú)使用,作為發(fā)送端時(shí),可以單獨(dú)使用,也可以配合JESD204b phy使用。 JESD204B通常配合AD或DA...
基于FPGA技術(shù)的智能交通信號(hào)燈控制系統(tǒng)
一、項(xiàng)目概述 隨著城市交通流量的不斷增長(zhǎng),傳統(tǒng)交通信號(hào)燈控制系統(tǒng)已難以滿足高效、智能的交通管理需求。本項(xiàng)目基于現(xiàn)場(chǎng)可編程門陣列(FPGA)技術(shù),旨在開發(fā)...
2024-12-18 標(biāo)簽:FPGA控制系統(tǒng)智能交通 1115 0
FPGA驅(qū)動(dòng)AD芯片之實(shí)現(xiàn)與芯片通信
概述:?利用FPGA實(shí)現(xiàn)AD芯片的時(shí)序,進(jìn)一步實(shí)現(xiàn)與AD芯片數(shù)據(jù)的交互,主要熟悉FPGA對(duì)時(shí)序圖的實(shí)現(xiàn),掌握時(shí)序圖轉(zhuǎn)換Verilog硬件描述語(yǔ)言技巧后與...
SOPC、SoC 、FPGA的異同優(yōu)缺點(diǎn)介紹及常見應(yīng)用場(chǎng)景
一、關(guān)于SoC 概念:SoC(System On Chip)為片上系統(tǒng)或系統(tǒng)級(jí)芯片,就是在單一芯片上集成很多存儲(chǔ)單元、功能模塊等,且都由一個(gè)中央控制單元...
Verilog 測(cè)試平臺(tái)設(shè)計(jì)方法 Verilog FPGA開發(fā)指南
Verilog測(cè)試平臺(tái)設(shè)計(jì)方法是Verilog FPGA開發(fā)中的重要環(huán)節(jié),它用于驗(yàn)證Verilog設(shè)計(jì)的正確性和性能。以下是一個(gè)詳細(xì)的Verilog測(cè)試...
基于Altera Agilex? 7 400G Ethernet IP 與FPC202芯片控制使用手冊(cè)
本文主要基于 Altera Agilex 7 I 系列的開發(fā)板,做基于 400G 以太網(wǎng)的 IP 的板級(jí)評(píng)估,熟悉 Agilex 7 器件與 IP 功能...
在半導(dǎo)體領(lǐng)域,微控制器(MCU)是一個(gè)很卷的賽道。為了能夠從眾多競(jìng)爭(zhēng)者中脫穎而出,MCU產(chǎn)品一直在不斷添加新“技能”,以適應(yīng)市場(chǎng)環(huán)境的新要求。因此,時(shí)至...
? 交流問題 ? Q :FPGA打磚塊小游戲,如何基于FPGA用verilog語(yǔ)言在Vivado平臺(tái)上寫打磚塊小游戲,最好能用到PS2與VGA。 A :...
2024-12-09 標(biāo)簽:FPGAVerilog HDLVivado 696 0
FPGA的多通道數(shù)據(jù)采集傳輸系統(tǒng)
一、系統(tǒng)總體方案設(shè)計(jì) 為了滿足油田增壓站對(duì)數(shù)據(jù)采集的需求,我們?cè)O(shè)計(jì)了一套基于FPGA的多通道數(shù)據(jù)采集與傳輸系統(tǒng)。系統(tǒng)以FPGA作為主控制器,利用外部AD...
2024-12-09 標(biāo)簽:FPGA數(shù)據(jù)采集傳輸系統(tǒng) 635 0
01.產(chǎn)品概述ED6H系列FPGA口袋實(shí)驗(yàn)室是中科億海微自主研發(fā)的基于“FPGA在線教學(xué)平臺(tái)”的教學(xué)實(shí)踐工具,專為高校電子相關(guān)專業(yè)師生打造,旨在為高校師...
programmer燒寫用戶數(shù)據(jù)到flash-v1
今天有客戶提出怎樣把用戶數(shù)據(jù)寫入到flash的操作,本來(lái)以為寫的programmer都不支持了,但是經(jīng)過多次驗(yàn)證發(fā)現(xiàn)還是可以的,可能之前的驗(yàn)證哪里有點(diǎn)問...
2024-11-28 標(biāo)簽:FPGAFlaShprogrammer 1382 0
玩轉(zhuǎn)FPGA必備的基礎(chǔ)知識(shí)
FPGA已成為現(xiàn)今的技術(shù)熱點(diǎn)之一,無(wú)論學(xué)生還是工程師都希望跨進(jìn)FPGA的大門。那么我們要玩轉(zhuǎn)FPGA必須具備哪些基礎(chǔ)知識(shí)呢?下面我們慢慢道來(lái)。 (一) ...
FPGA進(jìn)行多路并行插值濾波(多相濾波)的實(shí)現(xiàn)原理
多相濾波器的基本概念是把FIR濾波器分割成若干較小的單元,然后組合這些單元的結(jié)果。首先,讓我們考慮一個(gè)基于常規(guī)8抽頭FIR濾波器的抽取子系統(tǒng)的符號(hào)表示,...
瑞蘇盈科FPGA到衛(wèi)星: 收到請(qǐng)回復(fù)!
簡(jiǎn)介衛(wèi)星與地面站之間可靠的數(shù)據(jù)連接對(duì)任何衛(wèi)星任務(wù)的成功都至關(guān)重要。為此,我們的一位航天工業(yè)客戶要求我們開發(fā)一套數(shù)據(jù)傳輸測(cè)試系統(tǒng)??蛻舻男枨鬁y(cè)試系統(tǒng)(特殊...
作為一名FPGA工程師,經(jīng)常需要在多個(gè)FPGA設(shè)備之間移植項(xiàng)目,核心的問題是IP的管理和移植,今天通過安裝和使用 FuseSoC 在多個(gè) AMD FPG...
由于定點(diǎn)的四則運(yùn)算比較簡(jiǎn)單,如加減法只要注意符號(hào)擴(kuò)展,小數(shù)點(diǎn)對(duì)齊等問題即可。在本文中,運(yùn)用在前一節(jié)中描述的自定義浮點(diǎn)格式FPGA中數(shù)的表示方法(下),完...
FPGA中浮點(diǎn)四則運(yùn)算的實(shí)現(xiàn)過程
由于定點(diǎn)的四則運(yùn)算比較簡(jiǎn)單,如加減法只要注意符號(hào)擴(kuò)展,小數(shù)點(diǎn)對(duì)齊等問題即可。在本文中,運(yùn)用在前一節(jié)中描述的自定義浮點(diǎn)格式FPGA中數(shù)的表示方法(下),完...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |