完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。
文章:12572個(gè) 瀏覽:617241次 帖子:7890個(gè)
萊迪思正式進(jìn)軍中端FPGA,意欲又一個(gè)30億美元的FPGA市場(chǎng)
電子發(fā)燒友網(wǎng)報(bào)道(文/黃晶晶)三年前萊迪思推出NEXUS系列FPGA,以低功耗、超小尺寸、質(zhì)量穩(wěn)定可靠以及不斷的產(chǎn)品迭代創(chuàng)新獲得認(rèn)可,廣泛應(yīng)用于工業(yè)、通...
芯華章榮膺2022中國(guó)先進(jìn)制造與工業(yè)軟件領(lǐng)域最具商業(yè)潛力科技企業(yè)
近日,芯華章科技憑借在系統(tǒng)級(jí)EDA驗(yàn)證領(lǐng)域的持續(xù)深耕,以多維度的創(chuàng)新商業(yè)亮點(diǎn)、產(chǎn)品研發(fā)落地與用戶(hù)服務(wù)等綜合能力,榮膺「甲子 20」2022中國(guó)先進(jìn)制造與...
Verilog HDL描述的組合邏輯環(huán)在FPGA實(shí)現(xiàn)時(shí)到底有什么問(wèn)題?
組合反饋環(huán)的時(shí)序分析是無(wú)窮循環(huán)的時(shí)序計(jì)算,綜合、實(shí)現(xiàn)等EDA 工具迫不得已一般必須主動(dòng)割斷其時(shí)序路徑,以完成相關(guān)的時(shí)序計(jì)算。而不同的EDA工具對(duì)組合反饋...
FPGA學(xué)習(xí)-Verilog例化說(shuō)明
Verilog 例化說(shuō)明 1.什么是模塊例化?為什么要例化? 模塊例化可以理解成模塊調(diào)用。對(duì)于一個(gè) FPGA 工程,通常是由一個(gè)頂層模塊與多個(gè)功能子模塊...
2022-12-12 標(biāo)簽:fpga 4726 0
一、什么是多周期路徑約束? 不管是quartus中還是在Vivado中,默認(rèn)的建立時(shí)間和保持時(shí)間的檢查都是單周期的,如圖1所示,也就是說(shuō)如果A時(shí)刻發(fā)送,...
2022-12-10 標(biāo)簽:fpga 1988 0
工廠的數(shù)字化正在改變價(jià)值鏈的各個(gè)方面,并直接影響業(yè)務(wù)的頂線(xiàn)和底線(xiàn)。最常討論的是釋放新收入線(xiàn)的創(chuàng)新,例如新產(chǎn)品、服務(wù)或兩者的某種組合。數(shù)字化生產(chǎn)、邊緣處理...
安全的任務(wù)關(guān)鍵型通信需要一種新的、易于實(shí)施的方法
對(duì)快速交付給作戰(zhàn)人員的SWaP高效戰(zhàn)術(shù)無(wú)線(xiàn)電的需求推動(dòng)了對(duì)易于使用和集成的加密模塊的需求。戰(zhàn)術(shù)無(wú)線(xiàn)電設(shè)備制造商的新設(shè)計(jì)包括易于使用和集成的SWaP高...
我們使用的處理器一般情況下,要么直接支持硬件的 浮點(diǎn)運(yùn)算 ,比如某些帶有FPU的器件,要么就只支持定點(diǎn)運(yùn)算,此時(shí)對(duì) 浮點(diǎn) 數(shù)的處理需要通過(guò)編譯器來(lái)完成。...
2022-12-09 標(biāo)簽:fpga 3276 0
雙模硬件驗(yàn)證系統(tǒng)來(lái)了!深度解析芯華章樺捷HuaPro P2E六大核心亮點(diǎn)
不斷發(fā)展的SoC和Chiplet芯片創(chuàng)新,對(duì)高性能硬件驗(yàn)證系統(tǒng)有更多虛擬或物理驗(yàn)證、深度調(diào)試、提前軟件開(kāi)發(fā)的需求,這些需求往往需要切換多種EDA工具。在...
2022-12-09 標(biāo)簽:fpga原型驗(yàn)證驗(yàn)證系統(tǒng) 1459 0
IC設(shè)計(jì)的基本規(guī)則和流程是一樣的,無(wú)論啥樣的都會(huì)加到其中。HDL,FPGA和軟件等是幫助我們理解芯片的最好工具。IC的靈魂是知識(shí)。因此我們遇到的第一個(gè)挑...
2022-12-09 標(biāo)簽:fpgaIC設(shè)計(jì)微處理器 681 0
FPGA數(shù)字信號(hào)處理之verilog實(shí)現(xiàn)混頻器
常見(jiàn)的數(shù)字混頻器結(jié)構(gòu)如下,由移頻模塊和求和模塊組成。比如信號(hào)A、B是輸入的兩個(gè)單音信號(hào),B是上一節(jié)講到的NCO信號(hào),使用復(fù)乘將A、B信號(hào)進(jìn)行搬移,然后求和。
2022-12-09 標(biāo)簽:fpga數(shù)字信號(hào)處理混頻器 4636 0
所以實(shí)際上我們得到的是h(t)抽樣后的S平面與Z平面的映射,當(dāng)Ω以2π/T整數(shù)倍改變時(shí),會(huì)映射到Z平面上同一點(diǎn)。下圖所示為s平面虛軸映射到z平面的單位圓...
思爾芯EDA助力2022第四屆集成電路EDA設(shè)計(jì)精英挑戰(zhàn)賽
12月6日,“2022第四屆集成電路EDA設(shè)計(jì)精英挑戰(zhàn)賽”總決賽獲獎(jiǎng)名單公布, 思爾芯作為命題企業(yè)之一 ,以出題、交流、指導(dǎo)一系列形式幫助同學(xué)們完成挑戰(zhàn)...
FPGA學(xué)習(xí)-SystemVerilog語(yǔ)言簡(jiǎn)介
SystemVerilog是一種硬件描述和驗(yàn)證語(yǔ)言(HDVL),它基于IEEE1364-2001 Verilog硬件描述語(yǔ)言(HDL),并對(duì)其進(jìn)行了擴(kuò)展...
2022-12-08 標(biāo)簽:fpga 2600 0
電子發(fā)燒友網(wǎng)報(bào)道(文/周凱揚(yáng))過(guò)去60多年來(lái),電子已經(jīng)為科技發(fā)展續(xù)寫(xiě)了一個(gè)成功的歷史,靠得正是晶體管、集成電路,而ASIC芯片已經(jīng)成了不少產(chǎn)品發(fā)揮其獨(dú)特...
萊迪思發(fā)布全新的Lattice Avant FPGA平臺(tái)
憑借萊迪思Avant平臺(tái),我們將鞏固在低功耗FPGA行業(yè)的領(lǐng)導(dǎo)地位,有助于我們持續(xù)快速創(chuàng)新,將我們產(chǎn)品的潛在市場(chǎng)擴(kuò)大一倍。我們開(kāi)發(fā)Avant 是為了滿(mǎn)足...
FPGA ?vs. ASIC 專(zhuān)用芯片ASIC的開(kāi)發(fā)流程是:設(shè)計(jì)、驗(yàn)證、流片、封裝、測(cè)試; 而FPGA已經(jīng)是做好的芯片,所以不需要流片、封裝、測(cè)試。這樣...
2022-12-07 標(biāo)簽:fpga 2252 0
萊迪思推出全新Avant FPGA平臺(tái),進(jìn)一步增強(qiáng)在低功耗FPGA領(lǐng)域的領(lǐng)先地位
? 提供行業(yè)領(lǐng)先的低功耗、小尺寸和高性能 ? ? 拓展其產(chǎn)品組合,使目標(biāo)市場(chǎng)規(guī)模翻倍 ? ? 中國(guó)上?!?022年12月7日——萊迪思半導(dǎo)體公司(NA...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |