完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > hdl
文章:186個(gè) 瀏覽:48065次 帖子:125個(gè)
一直說要研究官方的例子XAP792,也確實(shí)在斷斷續(xù)續(xù)地學(xué)習(xí)著,現(xiàn)在硬件基本搞明白了,在公司也已經(jīng)做出了測試畫面。在搭建硬件平臺(tái)的時(shí)候碰到了一些問題,本文...
Verilog HDL提供了哪兩種類型的顯式時(shí)序控制
Verilog HDL提供了兩種類型的顯式時(shí)序控制:一種是延遲控制,即定義執(zhí)行語句的延遲時(shí)間;另一種是事件控制,只有當(dāng)某一事件發(fā)生時(shí)才允許該語句繼續(xù)向下...
理解清楚這5條準(zhǔn)則,用哪款FPGA都不會(huì)太難
中國集成半導(dǎo)體人才存量46.1萬人,人才缺口32萬人,平均每年人才需求為10萬人,但想入門半導(dǎo)體行業(yè),學(xué)好HDL語言卻并不太容易。 做好FPGA,入門半...
此類問題是FPGA設(shè)計(jì)實(shí)現(xiàn)中比較棘手的問題,Xilinx針對7系列及以后的UltraScale/UltraScale+等,提出了UltraFast設(shè)計(jì)方...
PLD/FPGA硬件語言設(shè)計(jì)verilog HDL
在我國使用Verilog HDL的公司比使用VHDL的公司多。從EDA技術(shù)的發(fā)展上看,已出現(xiàn)用于CPLD/FPGA設(shè)計(jì)的硬件C語言編譯軟件,雖然還不成熟...
基于Zynq RFSoC的數(shù)字基帶驗(yàn)證毫米波 RF 電子器件
作者:Matthew Weiner,RF Pixels 新興的 5G 網(wǎng)絡(luò)依托毫米波頻譜運(yùn)行,這意味著 5G 網(wǎng)絡(luò)的性能優(yōu)于 4G 網(wǎng)絡(luò),能夠以更高的速...
摘要:從數(shù)字系統(tǒng)設(shè)計(jì)的性質(zhì)出發(fā),結(jié)合目前迅速發(fā)展的芯片系統(tǒng),比較、研究各種硬件描述語言;詳細(xì)闡述各種語言的發(fā)展歷史、體系結(jié)構(gòu)和設(shè)計(jì)方法;探討未來
2009-06-20 標(biāo)簽:HDL 1779 0
HDL攜帶新一代燈光控制產(chǎn)品如期參展GETShow
一年一度的廣州(國際)演藝設(shè)備、智能聲光產(chǎn)品技術(shù)展覽會(huì)(以下簡稱GET Show)5月8日在廣州保利世貿(mào)博覽館正式開幕。作為GET Show的“老朋友”...
16nm技術(shù)的形式驗(yàn)證流程、優(yōu)勢和調(diào)試
必須優(yōu)化正式驗(yàn)證流程中的初始網(wǎng)表,因此測試設(shè)計(jì)需要額外的邏輯。在這里,我們提供16 nm節(jié)點(diǎn)的形式驗(yàn)證流程和調(diào)試技術(shù)。
一種具有顯著優(yōu)點(diǎn)的光固化通道數(shù)字微流控芯片(pCDMF)開發(fā)
數(shù)字PCR(dPCR)是一種用于核酸絕對定量的強(qiáng)大技術(shù),具有超高靈敏度。
HDL設(shè)計(jì)和驗(yàn)證與System Generator相結(jié)合
HDL設(shè)計(jì)和驗(yàn)證與System Generator相結(jié)合 Xilinx®SystemGeneratoRForDSP是用來協(xié)助系統(tǒng)設(shè)計(jì)的MATL...
基于Verilog HDL設(shè)計(jì)的自動(dòng)數(shù)據(jù)采集系統(tǒng)
摘要: 介紹了一種采用硬件控制的自動(dòng)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方法,包括數(shù)字系統(tǒng)自頂向下的設(shè)計(jì)思路、Verilog HDL對系統(tǒng)硬件的描述和狀態(tài)機(jī)的設(shè)計(jì)以及MA...
FPGA開發(fā)流程的物理含義和實(shí)現(xiàn)目標(biāo)
從圖1 FPGA開發(fā)流程中的主干線上分離出第一步設(shè)計(jì)輸入橫向環(huán)節(jié),并做了進(jìn)一步的細(xì)節(jié)的處理,如圖2,從圖上看到,設(shè)計(jì)輸入方式有三種形式,有IP核、原理圖...
2022-09-20 標(biāo)簽:fpgaASIC設(shè)計(jì)HDL 1284 0
FPGA設(shè)計(jì)的經(jīng)驗(yàn)技巧和基本知識
反之,如果一個(gè)設(shè)計(jì)的時(shí)序要求很高,普通方法達(dá)不到設(shè)計(jì)頻率,那么可以通過數(shù)據(jù)流串并轉(zhuǎn)換,并行復(fù)制多個(gè)操作模塊,對整個(gè)設(shè)計(jì)采用“乒乓操作”和“串并轉(zhuǎn)換”的思...
鑫偉萬豪酒店采用HDL智能解決方案實(shí)現(xiàn)了酒店公共區(qū)域智慧照明
南寧鑫偉萬豪酒店坐落于廣西南寧市東部城區(qū)繁華市中心,這是萬豪集團(tuán)在中國大陸開設(shè)的第34家酒店,也是南寧市目前唯一的五星級國際管理品牌酒店。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |