什么是硅光子？光子IC設(shè)計(jì)面臨的挑戰(zhàn)

復(fù)雜光子電路與電子電路集成的協(xié)同設(shè)計(jì)。由于光子電路和電子電路性質(zhì)大不相同，這給兩種電路的版圖組合提出了一些挑戰(zhàn)。電子電路的布線不得影響光行為，反之亦然。...

2018-08-30 標(biāo)簽：IC設(shè)計(jì)發(fā)光二極管硅光子 1.4萬 0

一款有趣的EDA設(shè)計(jì)應(yīng)用

寫在文章的最前面，謹(jǐn)以此文，記錄自己對新鮮事物的學(xué)習(xí)過程，記錄過程中遇到的坑，以便后續(xù)的自己或者與自己有共同愛好的人，可以輕易避開這些坑，更好地進(jìn)步。

2016-11-30 標(biāo)簽：PCBIC設(shè)計(jì)EDA 1.4萬 3

分層 DFT 流程及步驟介紹

對于許多現(xiàn)有的和未來的集成芯片器件來說，一項(xiàng)主要挑戰(zhàn)就是如何為龐大數(shù)量的設(shè)計(jì)創(chuàng)建測試圖案。對于有百萬門甚至數(shù)億門的設(shè)計(jì)，傳統(tǒng)上等到設(shè)計(jì)完成再創(chuàng)建測試圖案...

2018-01-31 標(biāo)簽：ic設(shè)計(jì)dft 1.2萬 0

MOSFET的結(jié)構(gòu)和工作原理

本文介紹了MOSFET的物理實(shí)現(xiàn)和操作理論。MOSFET由NMOS和PMOS構(gòu)成，有截止區(qū)、線性區(qū)和飽和區(qū)。圖示了NMOS和PMOS的物理結(jié)構(gòu)，以及針對...

2023-11-15 標(biāo)簽：集成電路MOSFETIC設(shè)計(jì) 1.2萬 0

IC后端概述（上）

GDS：Geometry Data Standard。它是描述電路版圖的一種格式：包括晶體管大小，數(shù)量，物理位置和尺寸信息，連接線的物理尺寸和位置信息等...

2023-08-28 標(biāo)簽：IC設(shè)計(jì)晶體管晶圓廠 1.2萬 0

PCB絲印是什么？PCB絲印怎么制作？

PCB絲印主要是基于文本的信息，包括電路點(diǎn)、元件、電路符號等。絲印信號根據(jù)PCB的尺寸而變化。

2023-07-26 標(biāo)簽：二極管pcbIC設(shè)計(jì) 1.2萬 0

Vcs/Xrun環(huán)境中VCD/FSDB/SHM/VPD的Dump方法詳解

VCD是一個(gè)通用的格式。VCD文件是1EEE1364標(biāo)準(zhǔn)（Verilog HDL語言標(biāo)準(zhǔn)）中定義的一種ASCI文件。

2024-03-21 標(biāo)簽：IC設(shè)計(jì)VCDeda 1.1萬 0

IC設(shè)計(jì)工程師應(yīng)該要具備的知識架構(gòu)（超詳細(xì)）

作為一個(gè)真正合格的數(shù)字IC設(shè)計(jì)工程師，你永遠(yuǎn)都需要去不斷學(xué)習(xí)更加先進(jìn)的知識和技術(shù)。因此，這里列出來的技能永遠(yuǎn)都不會是完整的。我盡量每年都對這個(gè)列表進(jìn)行一次更新。

2019-01-04 標(biāo)簽：IC設(shè)計(jì)工程師 1.1萬 0

什么是芯片反向設(shè)計(jì)？深度解析芯片反向設(shè)計(jì)流程

芯片正向設(shè)計(jì)與反向設(shè)計(jì)。目前國際上的幾個(gè)大的設(shè)計(jì)公司都是以正向設(shè)計(jì)為主，反向設(shè)計(jì)只是用于檢查別家公司是否抄襲。當(dāng)然，芯片反向工程原本的目的也是為了防止芯...

2018-04-04 標(biāo)簽：ic設(shè)計(jì)反向 1.1萬 0

Cadence Virtuoso版圖設(shè)計(jì)工具之Virtuoso CIW界面介紹

Cadence Virtuoso定制設(shè)計(jì)平臺的一套全面的集成電流（IC）設(shè)計(jì)系統(tǒng)，能夠在多個(gè)工藝節(jié)點(diǎn)上加速定制IC的精確芯片設(shè)計(jì)，其定制設(shè)計(jì)平臺為模擬、...

2023-09-11 標(biāo)簽：模擬電路IC設(shè)計(jì)Cadence 1.1萬 0