跨時鐘域信號該如何處理呢？

跨時鐘域是如何產(chǎn)生的呢？現(xiàn)在的芯片（比如SOC，片上系統(tǒng)）集成度和復雜度越來越高，通常一顆芯片上會有許多不同的信號工作在不同的時鐘頻率下。

2023-06-27 標簽：IC設計SoC系統(tǒng)同步器 1763 0

從處理單bit跨時鐘域信號同步問題來入手

在數(shù)字電路中，跨時鐘域處理是個很龐大的問題，因此將會作為一個專題來陸續(xù)分享。今天先來從處理單bit跨時鐘域信號同步問題來入手。

2023-06-27 標簽：FPGA設計IC設計仿真器 2053 0

同步FIFO設計詳解及代碼分享

FIFO （先入先出, First In First Out ）存儲器，在 FPGA 和數(shù)字 IC 設計中非常常用。 根據(jù)接入的時鐘信號，可以分為同步 ...

2023-06-27 標簽：fpga存儲器IC設計 2527 0

FIFO的結(jié)構(gòu)與深度計算介紹

在IC設計中，模塊與模塊之間的通信設計中，多時鐘的情況已經(jīng)不可避免；數(shù)據(jù)在不同時鐘域之間的傳輸很容易引起亞穩(wěn)態(tài)；異步FIFO就是一種簡單、快捷的解決方案。

2023-06-27 標簽：單片機IC設計FIFO存儲 4716 0

數(shù)字IC前端設計流程及工具

以門級網(wǎng)表（Netlist）生成為分界線，之前稱為前端，之后稱為后端。

2023-06-25 標簽：IC設計RTLDFT 2371 0

數(shù)字IC驗證之基本的TLM通信

提高驗證生產(chǎn)力的關鍵之一就是在合適的**抽象層次**思考問題和完成驗證工作，為此UVM提供了 **事務級別（transaction level）** 的...

2023-06-25 標簽：IC設計UVMTLM 802 0

數(shù)字IC驗證之UVM概述

UVM提供了實現(xiàn) **覆蓋驅(qū)動驗證（coverage-driven verification ，CDV）** 的框架。 CDV結(jié)合了自動測試向量生成，自...

2023-06-25 標簽：IC設計UVMVerilog語言 2693 0

數(shù)字IC設計中的建立時間和保持時間

??本文主要介紹了建立時間和保持時間。

2023-06-21 標簽：IC設計數(shù)字信號觸發(fā)器 3512 0

開環(huán)響應、環(huán)路響應、閉環(huán)響應與相位裕度關系淺析

在研究運放形成的反饋系統(tǒng)時，相位裕度是衡量穩(wěn)定性的一個重要指標。因此，明確相位裕度與運放的開環(huán)，環(huán)路，閉環(huán)響應的關系是一個重要的問題，有助于我們更好地在...

2023-06-18 標簽：IC設計運放器 8604 0

IC驗證入門基礎—Vim的配置

Vim或者是gvim是我們IC設計或者驗證工程師，日常工作當中常用到的一個編輯器，我們的RTL代碼就是在vim當中寫的，而gvim是vim的圖形化界面，...

2023-06-15 標簽：IC設計RTLVIM 1316 0

電子元器件領域的“航母”—印刷電路板

印刷電路板作為重要的電子部件，是電子元器件的支撐體。由于其在電子元器件領域的重要作用，因此被許多人成為“電子航母”。

2023-06-11 標簽：集成電路印刷電路板IC設計 1469 0

自啟動可能很難實現(xiàn) - 了解穩(wěn)壓器和帶隙中的上電復位要求

電源排序是一個需要大量解釋的主題。多年前，當三端線性穩(wěn)壓器上市時，在具有正負電源軌的系統(tǒng)中發(fā)現(xiàn)了一個缺陷。如果相反的電壓軌首先出現(xiàn)，穩(wěn)壓器輸出將被拉向相...

2023-06-10 標簽：電源穩(wěn)壓器IC設計 969 0

中端設計在IC開發(fā)中的價值和思考

IC設計中通常基于設計時間線/業(yè)務線分為前端設計和后端實現(xiàn)，這個也是大家通常所能理解和接受的。

2023-06-09 標簽：IC設計RTLDFT 1264 0

什么是芯片？芯片是怎么設計的？

芯片是我們這個時代最最最偉大的發(fā)明之一，如果沒有芯片的出現(xiàn)，我們很難想象如今的電子時代會是個什么樣子？

2023-06-09 標簽：fpgaIC設計ASIC芯片 7497 0

重點闡述濕法刻蝕

光刻工藝后，在硅片或晶圓上形成了光刻膠的圖形，下一步就是刻蝕。

2023-06-08 標簽：集成電路邏輯電路晶圓 7185 0