完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > ip核
IP就是知識產(chǎn)權(quán)核或知識產(chǎn)權(quán)模塊的意思,在EDA技術(shù)開發(fā)中具有十分重要的地位。美國著名的Dataquest咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為“用于ASIC或FPGA中的預(yù)先設(shè)計好的電路功能模塊”。
文章:247個 瀏覽:50314次 帖子:249個
基于NiosII的智能多接口片上系統(tǒng)設(shè)計
摘 要: 設(shè)計了一種基于NiosII處理器的片上系統(tǒng)(SoC),集成了Nios II處理器IP、PCI接口IP、網(wǎng)絡(luò)接口IP以及基于Wishbone總線...
TFT液晶顯示器(LCD)具有功耗低、體積小、工作電壓低、使用壽命長、可以顯示復(fù)雜的文字及彩色圖像等優(yōu)點,在嵌入式設(shè)備中得到了廣泛的應(yīng)用,成為人機交互的...
隨著電路規(guī)模不斷擴大,以及競爭帶來的上市時間的壓力,越來越多的電路設(shè)計者開始利用設(shè)計良好的、經(jīng)反復(fù)驗證的電路功能模塊來加快設(shè)計進程。這些電路功能模塊被稱...
基于快速傅里葉IP核的數(shù)字脈壓處理器的實現(xiàn)
本文基于快速傅里葉IP核可復(fù)用和重配置的特點,實現(xiàn)一種頻域的FPGA數(shù)字脈壓處理器,能夠完成正交輸入的可變點LFM信號脈沖壓縮,具有設(shè)計靈活,調(diào)試方便,...
基于Altera浮點IP核的浮點矩陣相乘運算的實現(xiàn)和改進設(shè)計
嵌入式計算作為新一代計算系統(tǒng)的高效運行方式,應(yīng)用于多個高性能領(lǐng)域,如陣列信號處理、核武器模擬、計算流體動力學(xué)等。在這些科學(xué)計算中,需要大量的浮點矩陣運算...
Altera以太網(wǎng)路IP核心 降低FPGA設(shè)計難度
Altera推出40Gbit/s以太網(wǎng)路(40GbE)和100Gbit/s以太網(wǎng)路(100GbE)矽智財(IP)核心產(chǎn)品。這些核心能高效率的建構(gòu)需大傳輸...
簡介: 最近,研發(fā)人員致力于研究適用于多核設(shè)備的Linux用戶空間解決方案,該解決方案允許從用戶空間中直接訪問基礎(chǔ)硬件,從而可避免因?qū)inux內(nèi)核引入...
TAKUMI公司:圖象IP核參考設(shè)計可用于S2C原型驗證平臺
電子發(fā)燒友網(wǎng)訊: 本文主要講述了TAKUMI公司的圖象IP核參考設(shè)計可用于S2C原型驗證平臺。S2C宣布,一家總部位于日本的高級圖形知識產(chǎn)權(quán)(IP)供應(yīng)...
目前過兩個關(guān)鍵因素影響網(wǎng)絡(luò)協(xié)議棧的開發(fā),一是性能和效率,二是開發(fā)調(diào)試方便。傳統(tǒng)的操作系統(tǒng)一般只能顧及其中的一個方面。例如在Linux、FreeBSD中,...
FPGA的高速多通道數(shù)據(jù)采集控制器IP核設(shè)計
隨著可編程邏輯器件的不斷進步和發(fā)展,F(xiàn)PGA在嵌入式系統(tǒng)中發(fā)揮著越來越重要的作用。本文介紹的在電能質(zhì)量監(jiān)測系統(tǒng)中信號采集模塊控制器的 IP核,是采用硬...
2012-05-22 標(biāo)簽:FPGA控制器數(shù)據(jù)采集 1538 0
MC8051是與MCS一5l系列微處理器指令集完全兼容的8位嵌入式微處理器,通過芯核重用技術(shù),可廣泛應(yīng)用在一些面積要求比較苛刻,而對速度要求不是很高的片...
2012-05-22 標(biāo)簽:IP核VHDL源代碼MC8051微處理器 7497 0
本文利用Altera公司的FPGA開發(fā)工具對皋于國產(chǎn)龍芯I號處理器IP核的SoC芯片進行ASIC流片前的系統(tǒng)驗證,全實時方式運行協(xié)同設(shè)計所產(chǎn)生的硬件代碼...
本文將從Leon2的結(jié)構(gòu)、技術(shù)特點、軟硬件的開發(fā)過程和應(yīng)用實例等四個方面進行介紹。在技術(shù)特點中,主要介紹了它所遵循的SPARCV8規(guī)范、采用的AMBH2...
基于Altera ASI IP核的ASI發(fā)送卡實現(xiàn)
設(shè)計實現(xiàn)基于PC 機和ASI 接口標(biāo)準(zhǔn)的電視 節(jié)目傳輸流的收發(fā)設(shè)備,在節(jié)目的制作、保存和重播等方面有大量的應(yīng)用。
基于FPGA和IP Core的定制緩沖管理的實現(xiàn)
隨著通信協(xié)議的發(fā)展及多樣化,協(xié)議處理部分PE在硬件轉(zhuǎn)發(fā)實現(xiàn)方面,普遍采用現(xiàn)有的商用芯片NP(Network Processor,網(wǎng)絡(luò)處理器)來完成,流量...
DDR3存儲器接口控制器IP核在視頻數(shù)據(jù)處理中的應(yīng)用
DDR3存儲器系統(tǒng)可以大大提升各種數(shù)據(jù)處理應(yīng)用的性能。然而,和過去幾代(DDR和DDR2)器件相比,DDR3存儲器器件有了一些新的要求。為了充分利用和...
基于FPGA的8段數(shù)碼管動態(tài)顯示IP核設(shè)計
基于FPGA的8段數(shù)碼管動態(tài)顯示IP核設(shè)計 引言 數(shù)碼管可顯示簡單的字符和數(shù)字,由于其價格低廉、性能穩(wěn)定、顯示清晰、亮度高、使用電
在測控系統(tǒng)中用IP核實現(xiàn)D/A轉(zhuǎn)換
摘要:采用數(shù)字化技術(shù)、在測控系統(tǒng)中用IP核實現(xiàn)D/A轉(zhuǎn)換,并且在1片可編程邏輯器件中實現(xiàn)。它不受溫度的影響,既可保持高分辨率,又可降低對電路精度和穩(wěn)
摘 要: 根據(jù)單片機I2C串行擴展的特點,在EDA軟件MaxplusII的環(huán)境下,利用AHDL語言,建立IP核。此設(shè)計利用狀態(tài)機實現(xiàn),在給出設(shè)計的同時詳...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |