完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > pll
文章:487個(gè) 瀏覽:136223次 帖子:518個(gè)
跳頻通信技術(shù)是一種擴(kuò)頻技術(shù),也是最常用的一種擴(kuò)頻抗干擾技術(shù),通過載波頻率在一定的范圍內(nèi)按某種序列進(jìn)行跳變,使信號(hào)頻譜得以擴(kuò)展,以抑制信道中的干擾。跳...
分析和管理電源噪聲和時(shí)鐘抖動(dòng)對(duì)高速DAC相位噪聲的影響
從一張白紙開始,DAC首先被視為一個(gè)塊盒。噪聲可以在內(nèi)部產(chǎn)生,因?yàn)槿魏螌?shí)際組件都會(huì)產(chǎn)生一些噪聲,或者噪聲可能來自外部來源。外部電源的入口可以通過任何DA...
利用PLL芯片ADF4360_4的本振信號(hào)源的參數(shù)和方案設(shè)計(jì)
鎖相(Phase Lock)技術(shù)是一種相位負(fù)反饋頻率控制技術(shù),該技術(shù)在鎖定時(shí)無剩余頻差,并具有良好的窄帶載波跟蹤性能和帶寬調(diào)制跟蹤性能,而且對(duì)相位噪聲和...
AN143模型可精確預(yù)測(cè)PLL系統(tǒng)中參考雜散電平的產(chǎn)生
介紹的是一個(gè)簡(jiǎn)單的模型,可用于精確預(yù)測(cè)由于PLL系統(tǒng)中的電荷泵和/或運(yùn)算放大器泄漏電流引起的參考雜散電平。知道如何預(yù)測(cè)這些電平有助于在PLL系統(tǒng)設(shè)計(jì)的早...
2019-04-16 標(biāo)簽:振蕩器運(yùn)算放大器pll 3821 0
要滿足苛刻的頻率合成器要求,通常需要做到一定程度的設(shè)計(jì)靈活性。基本的鎖相環(huán)(PLL)頻率合成器能以低成本、高空間效率、低功耗封裝提供合理的頻譜純度和頻率...
具有高電壓壓控振蕩器技術(shù)的鎖相環(huán)電路設(shè)計(jì)
鎖相環(huán) (PLL) 是現(xiàn)代通信系統(tǒng)的基本組成部分。PLL 通常用于在接收器和發(fā)送器中提供本機(jī)振蕩器; (LO) 功能;此外,它們還用于時(shí)鐘信號(hào)分布和降噪...
PLL環(huán)路必須圍繞PLL內(nèi)核特性和選定的VCO / VCXO進(jìn)行設(shè)計(jì)。通常,VCO / VCXO頻率比參考時(shí)鐘頻率高一些整數(shù)乘數(shù)(N)。必須選擇合適的環(huán)...
2019-04-10 標(biāo)簽:pll器件環(huán)路濾波器 3677 0
隨著相關(guān)工藝、電路和封裝技術(shù)的各種創(chuàng)新,頻率生成技術(shù)不斷發(fā)展,能夠?yàn)橛脩籼峁┍纫郧暗姆至⑹浇鉀Q方案的體積更小、功能和性能更出色的解決方案。
抖動(dòng)的定義是“信號(hào)的各個(gè)有效瞬時(shí)對(duì)其當(dāng)時(shí)的理想位置的短期性偏離?!焙?jiǎn)單來說,抖動(dòng)是指相對(duì)于其應(yīng)當(dāng)發(fā)生跳變的時(shí)間,信號(hào)實(shí)際跳變時(shí)有多長(zhǎng)時(shí)間的提前或延遲。對(duì)...
為高速數(shù)據(jù)轉(zhuǎn)換器設(shè)計(jì)低抖動(dòng)時(shí)鐘
在設(shè)計(jì)中使用超快速數(shù)據(jù)轉(zhuǎn)換器的高速應(yīng)用通常需要非常干凈的時(shí)鐘信號(hào),以確保外部時(shí)鐘源不會(huì)對(duì)系統(tǒng)的整體動(dòng)態(tài)性能產(chǎn)生不需要的噪聲。因此,選擇合適的系統(tǒng)組件至關(guān)...
2023-02-25 標(biāo)簽:轉(zhuǎn)換器pll數(shù)據(jù)轉(zhuǎn)換器 3604 0
TC3xx芯片時(shí)鐘系統(tǒng)的鎖相環(huán)PLL詳解
時(shí)鐘好比MCU的心跳,只有時(shí)鐘正常了,MCU的核及外設(shè)才能正常工作。從源頭到系統(tǒng)到外設(shè)理解每一個(gè)時(shí)鐘的來源及其具體值才能方便后面理解MCAL的GPT,P...
該篇不僅講解了如何使用Quartus II軟件、ModelSim和SignalTap II軟件,還講解了PLL、ROM、RAM和FIFO IP核的使用。...
利用鎖相環(huán)技術(shù)對(duì)原動(dòng)機(jī)轉(zhuǎn)子速度變化的進(jìn)行測(cè)量
發(fā)電機(jī)組的功率-頻率特性和勵(lì)磁-無功(電壓)特性是影響電力系統(tǒng)安全經(jīng)濟(jì)運(yùn)行的最 重要的兩組物理量。電力系統(tǒng)的頻率主要取決于原動(dòng)機(jī)的出力,系統(tǒng)頻率變化是由...
2019-06-25 標(biāo)簽:pll頻率發(fā)電機(jī) 3536 0
集快速開關(guān)高性能PLL和四頻VCO于一體的鎖相環(huán)頻率生成電路介紹
鎖相環(huán)(PLL)頻率生成電路廣泛用于多個(gè)行業(yè)和應(yīng)用中,包括基本的 FM 廣播頻段接收器、數(shù)字通信、航空航天、儀器儀表、雷達(dá)和電子戰(zhàn)。
鎖相環(huán)PLL的噪聲分析與優(yōu)化 鎖相環(huán)PLL與相位噪聲的關(guān)系
鎖相環(huán)(PLL)是一種反饋控制系統(tǒng),它通過比較輸入信號(hào)和輸出信號(hào)的相位差異,調(diào)整輸出信號(hào)以實(shí)現(xiàn)相位鎖定。在許多應(yīng)用中,如無線通信、頻率合成和時(shí)鐘同步,P...
2024-11-06 標(biāo)簽:鎖相環(huán)控制系統(tǒng)pll 3406 0
FPGA時(shí)序約束之衍生時(shí)鐘約束和時(shí)鐘分組約束
在FPGA設(shè)計(jì)中,時(shí)序約束對(duì)于電路性能和可靠性非常重要。在上一篇的文章中,已經(jīng)詳細(xì)介紹了FPGA時(shí)序約束的主時(shí)鐘約束。
2023-06-12 標(biāo)簽:fpgaFPGA設(shè)計(jì)pll 3384 0
同步降壓型DC/DC控制器LTC3855的性能特點(diǎn)及應(yīng)用范圍
凌力爾特公司 (Linear Technology Corporation) 推出的雙輸出高效率 (高達(dá) 95%) 同步降壓型 DC/DC 控制器 LT...
如何解決抖動(dòng)、相位噪聲、鎖定時(shí)間或雜散問題
作為最重要的設(shè)計(jì)參數(shù)之一,選擇環(huán)路帶寬涉及到抖動(dòng)、相位噪聲、鎖定時(shí)間或雜散之間的平衡。適合抖動(dòng)的最優(yōu)環(huán)路帶寬BWJIT也是數(shù)據(jù)轉(zhuǎn)換器時(shí)鐘等許多時(shí)鐘應(yīng)用的...
2023-04-12 標(biāo)簽:轉(zhuǎn)換器振蕩器pll 3304 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |