GMII、SGMII和SerDes的差異總結(jié)

GMII、SGMII和SerDes的區(qū)別和聯(lián)系？ GMII和SGMII區(qū)別，上一篇已經(jīng)介紹了，這一篇重點(diǎn)介紹SGMII和SerDes區(qū)別。 GMII和S...

2020-10-09 標(biāo)簽：MacSerDesPCI-e總線 3.3萬(wàn) 0

如何利用SerDes降低高帶寬數(shù)據(jù)接口總線的寬度

早期的SerDes產(chǎn)品，如圖1所示的Channel Link I器件，通過(guò)使用一個(gè)單獨(dú)的時(shí)鐘線把并行數(shù)據(jù)總線（寬度達(dá)48位）串行到多通道LVDS總線上。...

2019-10-10 標(biāo)簽：高帶寬SerDes數(shù)據(jù)總線 2834 0

對(duì)Lattice ECP3/ECP5器件中的SerDes/PCS進(jìn)行了簡(jiǎn)要的介紹

Lattice ECP3，ECP5（ECP5-5G）的SerDes/PCS結(jié)構(gòu)基本相同，區(qū)別主要在于ECP5將兩個(gè)SerDes/PCS通道合并到一個(gè)叫做...

2018-06-13 標(biāo)簽：SerDesLattice 8227 0

怎樣去為 LVDS SERDES約束Arria 10器件IOPLL位置

如何為 LVDS SERDES約束Arria 10 器件 IOPLL 位置

2018-06-22 標(biāo)簽：alteraserdes 6422 0

通過(guò)Nautilus UDI方案的導(dǎo)入，實(shí)現(xiàn)32Gbps SerDes的量產(chǎn)測(cè)試的概述

隨著SerDes芯片集成度、復(fù)雜度、傳輸速率的不斷提高，傳統(tǒng)的自動(dòng)化測(cè)試系統(tǒng)已經(jīng)無(wú)法滿足SerDes測(cè)試速率需求。但通過(guò)Nautilus UDI方案的導(dǎo)...

2018-06-10 標(biāo)簽：SerDes輸入時(shí)鐘Gbps 5260 0

Kintex7的SERDES的結(jié)構(gòu)圖 CPRI應(yīng)用的應(yīng)用

Kintex7系列的GTX，以其良好的性能和功耗表現(xiàn)，已經(jīng)成為業(yè)界FPGA選型時(shí)的明星。由于其良好的DFE性能，它能提供高達(dá)12.5Gbps的過(guò)背板能力...

2018-05-23 標(biāo)簽：fpgaserdesgtx 6236 0

了解SERDES基礎(chǔ)概念，快速進(jìn)入高速系統(tǒng)設(shè)計(jì)

這里將介紹SERDES的基本概念，并介紹SERDES相關(guān)的專有名詞:眼圖(Eye-diagram)、眼圖模板、抖動(dòng)(Jitter)、容忍度(tolera...

2018-01-30 標(biāo)簽：fpga抖動(dòng)功耗 2.4萬(wàn) 0

XILINX SERDES SI仿真中抖動(dòng)的設(shè)置

隨著SERDES應(yīng)用越來(lái)越多，速率也越來(lái)越高，SI的問(wèn)題漸漸變得越來(lái)越重要，它對(duì)PCB設(shè)計(jì)，SERDES參數(shù)優(yōu)化都有著非常重要的指導(dǎo)作用。而器件選型也往...

2017-11-18 標(biāo)簽：仿真serdes 5893 0

基于SERDES時(shí)鐘的頻率跟隨的設(shè)計(jì)

在很多無(wú)線或者有線的系統(tǒng)應(yīng)用中，都需要器件的接收端能夠和鏈路的發(fā)送端的頻率做跟隨。通常的實(shí)現(xiàn)方案都是通過(guò)將SERDES的恢復(fù)時(shí)鐘引到芯片外部，然后通過(guò)一...

2017-11-18 標(biāo)簽：時(shí)鐘serdes 7556 0

SERDES應(yīng)用場(chǎng)景以及對(duì)應(yīng)的復(fù)位設(shè)計(jì)

眾所周知，現(xiàn)在主流的 FPGA 上實(shí)現(xiàn)的都是時(shí)序邏輯。時(shí)序邏輯有一個(gè)特點(diǎn)就是前面的狀態(tài)會(huì)影響到后面的狀態(tài)。所以在這種應(yīng)用里，初始狀態(tài)的確定是整個(gè)設(shè)計(jì)里非...

2018-06-30 標(biāo)簽：復(fù)位SERDES 8727 0

參考時(shí)鐘對(duì)SERDES性能的影響

我們知道，SERDES對(duì)參考時(shí)鐘有嚴(yán)格的相位噪聲性能要求。通常，SERDES供應(yīng)商會(huì)根據(jù)其SERDES采用的PLL以及CDR架構(gòu)特點(diǎn)，以及性能數(shù)據(jù)，提出...

2017-02-10 標(biāo)簽：XilinxSERDES參考時(shí)鐘 6477 0

基于京微雅格低功耗FPGA的8b/10b SERDES的接口設(shè)計(jì)

隨著系統(tǒng)帶寬不斷增加至多吉比特范圍，并行接口已經(jīng)被高速串行鏈接，或SERDES （串化器/ 解串器）所取代。起初， SERDES 是獨(dú)立的ASSP 或A...

2015-02-02 標(biāo)簽：FPGASERDES京微雅格 2494 0

教你如何進(jìn)行Xilinx SerDes調(diào)試

FPGA SERDES的應(yīng)用需要考慮到板級(jí)硬件，SERDES參數(shù)和使用，應(yīng)用協(xié)議等方面。由于這種復(fù)雜性，SERDES的調(diào)試工作對(duì)很多工程師來(lái)說(shuō)是一個(gè)挑戰(zhàn)。

2013-03-15 標(biāo)簽：XilinxSerDes 1.1萬(wàn) 0

Maxim GMSL SerDes器件的預(yù)加重和均衡

隨著視頻應(yīng)用的快速發(fā)展，數(shù)據(jù)傳輸流量正以指數(shù)級(jí)迅猛增長(zhǎng)，迫切需要更高的數(shù)據(jù)傳輸速率。因此，低成本雙絞線(TP)也逐漸受到人們的特別關(guān)注。

2012-07-27 標(biāo)簽：MaximGMSLSerDes 9302 0

高性能SERDES在CPRI接口的應(yīng)用分析

本文以TLK3132為例，詳細(xì)介紹了SERDES工作原理和器件特點(diǎn)，并以WI系統(tǒng)中的CPRI應(yīng)用需求為例，提供TLK3132的設(shè)計(jì)方法等。

2012-05-07 標(biāo)簽：接口SERDES 7018 0

SERDES在數(shù)字系統(tǒng)中高效時(shí)鐘設(shè)計(jì)方案

SERDES在數(shù)字系統(tǒng)中高效時(shí)鐘設(shè)計(jì)方案，無(wú)論是在一個(gè)FPGA、SoC還是ASSP中，為任何基于SERDES的協(xié)議選擇一個(gè)參考時(shí)鐘源都是非常具有挑戰(zhàn)性的。

2012-02-16 標(biāo)簽：數(shù)字系統(tǒng)SERDES時(shí)鐘設(shè)計(jì) 6409 0