完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > verilog
Verilog HDL是一種硬件描述語言(HDL:Hardware Description Language),以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。
文章:708個 瀏覽:112052次 帖子:937個
always 模塊的敏感表為電平敏感信號的電路可幾乎可以完成對所有組合邏輯電路的建模。always模塊的敏感列表為所有判斷條件信號和輸入信號,但一定要注...
對于testbench而言,端口應(yīng)當和被測試的module一一對應(yīng)。端口分為input,output和inout類型產(chǎn)生激勵信號的時候,input對應(yīng)的...
從仿真器的角度對Verilog語言的語法規(guī)則進行解讀
綜合工具讀入源文件,通過綜合算法將設(shè)計轉(zhuǎn)化為網(wǎng)表,比如DC。能夠綜合的特性要求Verilog語言能夠描述信號的各種狀態(tài)(0,1,x,z)、信號和模塊的連...
脈沖神經(jīng)網(wǎng)絡(luò)( Spiking neural network-SNN ) 是更接近自然神經(jīng)網(wǎng)絡(luò)的人工神經(jīng)網(wǎng)絡(luò)。
2022-07-03 標簽:fpga神經(jīng)網(wǎng)絡(luò)Verilog 3118 0
最初的Verilog語言沒有一個可用于多個模塊的定義。每個模塊都必須有任務(wù)、函數(shù)、常量和其他共享定義的冗余副本。傳統(tǒng)的Verilog編碼風(fēng)格是將共享定義...
設(shè)計工程師需要關(guān)心的主要有行覆蓋率(Block),條件覆蓋率(Expression),翻轉(zhuǎn)覆蓋率(Toggle),狀態(tài)機覆蓋率。本文從ASIC設(shè)計的角度...
2022-05-26 標簽:Verilog 4607 0
vcs學(xué)習(xí)筆記(常用選項/仿真流程/代碼覆蓋率/綜合后仿真/圖一樂技巧)
VCS是編譯型verilog仿真器,VCS先將verilog/systemverilog文件轉(zhuǎn)化為C文件,在linux下編譯生成的可執(zhí)行文./simv即...
數(shù)字濾波器從實現(xiàn)結(jié)構(gòu)上劃分,有FIR和IIR兩種。FIR的特點是:線性相位、消耗資源多;IIR的特點是:非線性相位、消耗資源少。由于FIR系統(tǒng)的線性相位...
2022-04-24 標簽:fpga數(shù)字濾波器Verilog 3944 0
“ 本文主要分享了在Verilog設(shè)計過程中一些經(jīng)驗與知識點,主要包括Verilog仿真時常用的系統(tǒng)任務(wù)、雙向端口的使用(inout)、邊沿檢測”
從仿真結(jié)果可以看出:在順序塊中,15ns的時候,l1被賦值為8’h2,在25ns的時候,l2被賦值為8’h8;而在并行塊中,10ns的時候,k2被賦值為...
2022-03-15 標簽:Verilog 2180 0
Verilog設(shè)計過程中的一些經(jīng)驗與知識點
“ 本文主要分享了在Verilog設(shè)計過程中一些經(jīng)驗與知識點,主要包括塊語句、阻塞賦值和非阻塞賦值 以及結(jié)構(gòu)說明語句(initial, always,...
Verilog邏輯設(shè)計中的循環(huán)語句和運算符
“ 本文主要分享了在Verilog設(shè)計過程中一些經(jīng)驗與知識點,主要包括循環(huán)語句(forever、repeat、while和for)、運算符?!?/p>
`timescale命令用于在文件中指明時間單位和時間精度,通常在對文件進行仿真時體現(xiàn)。EDA工具可以支持在一個設(shè)計中可根據(jù)仿真需要在不同模塊里面指定不...
Verilog時序邏輯中同步計數(shù)器的功能和應(yīng)用
沒有任何寄存器邏輯,RTL設(shè)計是不完整的。RTL是寄存器傳輸級或邏輯,用于描述依賴于當前輸入和過去輸出的數(shù)字邏輯。
Verilog設(shè)計中函數(shù)和任務(wù)的作用分析
任務(wù)和函數(shù)在Verilog中用于描述常用的功能行為。與其在不同的地方復(fù)制相同的代碼,不如根據(jù)需求使用函數(shù)或任務(wù),這是一種良好且常見的做法。為了便于代碼維...
2022-03-15 標簽:Verilog 2013 0
由于賦值語句有阻塞賦值和非阻塞賦值兩類,建議讀者使用阻塞賦值語句“=”,原因?qū)⒃凇白枞x值和非阻塞賦值”中(現(xiàn)在還沒有寫)進行說明。
在上次的文章 - 淺談“數(shù)字電路”的學(xué)習(xí)(8)- 編碼器、譯碼器、多路復(fù)用器、解復(fù)用器的關(guān)系和應(yīng)用 - 中,我梳理了一下數(shù)字電路教程中組合邏輯部分的一些...
基于FPGA的自適應(yīng)閾值分割算法實現(xiàn)
在圖像預(yù)處理中經(jīng)常會碰到圖像分割問題,把感興趣的目標從背景圖像中提取出來,而經(jīng)常使用的是簡單的全局閾值分割配置,用一個固定常數(shù)作為二值分割閾值,從而得到...
2021-08-23 標簽:fpgaFPGA設(shè)計算法 3651 0
基于Verilog的“自適應(yīng)”形態(tài)學(xué)濾波算法實現(xiàn)
一、背景介紹 基于二值圖像的濾波算法即形態(tài)學(xué)濾波,在圖像目標采集的預(yù)處理中經(jīng)常被使用到,針對不同的使用場景涉及到腐蝕、膨脹、開閉運算等處理。實際使用中對...
2021-08-23 標簽:FPGA設(shè)計濾波圖像處理 2774 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |