完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級功能的IP(Intellectual Property)核。
文章:1672個 瀏覽:124790次 帖子:5355個
用TCL定制Vivado設(shè)計(jì)實(shí)現(xiàn)流程
今天推出Xilinx已發(fā)布的《Vivado使用誤區(qū)與進(jìn)階》系列:用TCL定制Vivado設(shè)計(jì)實(shí)現(xiàn)流程。
FPGA調(diào)試設(shè)計(jì)的指導(dǎo)原則
對于FPGA調(diào)試,主要以Intel FPGA為例,在win10 Quartus ii 17.0環(huán)境下進(jìn)行仿真和調(diào)試,開發(fā)板類型EP4CE15F17。
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載21:Spartan
為了更好的控制時(shí)鐘,Virtex-6器件分成若干個時(shí)鐘區(qū)域,最小器件有6個區(qū)域,最大器件有18個區(qū)域。每個時(shí)鐘區(qū)域高40個CLB。在時(shí)鐘設(shè)計(jì)中,推薦使用...
本文涵蓋了在 Versal GTY 和 GTYP 中使用模式生成器和檢查器時(shí)對以下操作的限制
使用VHDL實(shí)現(xiàn)Flash讀寫控制器設(shè)計(jì)
首先拋出重點(diǎn):使用Xilinx的平臺,最大的難點(diǎn)在于,要自己設(shè)計(jì)一個Flash讀寫控制器。
在FPGA開發(fā)中盡量避免全局復(fù)位的使用?(1)
最近幾天讀了Xilinx網(wǎng)站上一個很有意思的白皮書(white paper,wp272.pdf),名字叫《Get Smart About Reset:T...
賽靈思(Xilinx)如何實(shí)現(xiàn)更出色的工業(yè)自動化應(yīng)用?
Xilinx All Programmable 平臺和解決方案可實(shí)現(xiàn)更出色的工業(yè)自動化和工業(yè)成像應(yīng)用。Xilinx FPGA 和 Zynq-7000 A...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載22:Spartan
除了豐富的時(shí)鐘網(wǎng)絡(luò)以外,Xilinx還提供了強(qiáng)大的時(shí)鐘管理功能,提供更多更靈活的時(shí)鐘。Xilinx在時(shí)鐘管理上不斷改進(jìn),從Virtex-4的純數(shù)字管理單...
如何解決MPSoC萬兆以太網(wǎng)應(yīng)用中UDP接收丟包問題
本文介紹如何使能 Linux 網(wǎng)絡(luò)協(xié)議棧中的 RFS(receive flow steering)功能以優(yōu)化 MPSoC APU 的并行處理能力,解決丟包問題。
FPGA芯片內(nèi)部結(jié)構(gòu)解析(1)
以Xilinx主流的7系列為例,一顆FPGA內(nèi)部通常都會有數(shù)千到數(shù)十萬不等的可配置邏輯塊(Configurable Logic Block,簡稱CLB)
Vivado設(shè)計(jì)套件助力快速編譯設(shè)計(jì)并達(dá)到性能目標(biāo)
Suhel?Dhanani AMD 自適應(yīng) SoC 與 FPGA 事業(yè)部軟件營銷總監(jiān) 在設(shè)計(jì)規(guī)模和復(fù)雜性不斷增長的世界里,SoC 和 FPGA 設(shè)計(jì)需要...
Xilinx SRL16E如何實(shí)現(xiàn)16移位寄存器
在做FPGA的開發(fā)過程中經(jīng)常會使用到移位寄存器,一般我們使用移位寄存器的目的都是為了將某個信號進(jìn)行打拍,使得時(shí)序符合我們的需求。
FPGA設(shè)計(jì)全流程:ModelsimSynplify.ProISE
介紹如何編譯HDL必須的Xilinx庫和結(jié)構(gòu)仿真。創(chuàng)建將被編譯庫的目錄在編譯庫之前,最好先建立一個目錄(事實(shí)上必須建立一個目錄),步驟如下
2017-02-11 標(biāo)簽:FPGAFPGA設(shè)計(jì)Xilinx 1393 0
無任是用CPU作為系統(tǒng)的主要器件,還是用FPGA作為系統(tǒng)的主要器件,系統(tǒng)設(shè)計(jì)中首先要考慮到的問題就是處理器的啟動加載問題。
AMD-Xilinx MPSoC的Watchdog在Linux中使用的簡明教程
AMD-Xilinx MPSoC的器件里,提供了內(nèi)置的Watchdog
在X86處理器上跑嵌入式應(yīng)用程序的Software Emulation
在 Vitis 流程中,編譯的目標(biāo)分為軟件仿真(software emultion),硬件仿真(hardware emulation)以及硬件(hard...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |