完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計工具以及作為預定義系統(tǒng)級功能的IP(Intellectual Property)核。
文章:1667個 瀏覽:123918次 帖子:5352個
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載41:Spartan
設(shè)計者可以在【Clock Regions】窗口、【I/O Ports】窗口或者【Package Pins】窗口選擇一個或多個對象,或者單擊按鈕取消所有選...
FPGA設(shè)計中的約束文件有3類:用戶設(shè)計文件(.UCF文件)、網(wǎng)表約束文件(.NCF文件)以及物理約束文件(.PCF文件),可以完成時序約束、管腳約束以...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載45:Spartan
本節(jié)將簡單介紹在PlanAhead工具中如何應用ChipScope核和分析工具進行邏輯調(diào)試與驗證。先通過一個向?qū)hipScope核插入設(shè)計中,選擇待...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載44:Spartan
FloorPlanning 工具是PlanAhead 的一個組成部分,用它可以對FPGA 設(shè)計進行分析,首先找到設(shè)計中的時序問題或者擁塞的問題,然后再通...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載43:Spartan
在ISE 中可以進行時序分析,在PlanAhead 中同樣也可以進行時序分析。下面介紹用PlanAhead 進行時序分析的步驟。
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載42:Spartan
可以將綜合后網(wǎng)表文件導入PlanAhead,然后在PlanAhead 中完成關(guān)鍵時鐘,以及相關(guān)聯(lián)的I/O 端口的分配。
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載46:Spartan
我們知道,PicoBlaze微控制器只提供一個中斷輸入口,如果設(shè)計中需要多個中斷,可以在FPGA中用邏輯實現(xiàn)。
Xilinx FPGA 嵌入式系統(tǒng)程序引導和啟動的流程
這篇blog想弄清楚FPGA上電配置后程序引導和啟動的整個流程是怎么樣的,不是談論如何編寫bootloader。
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載50:Spartan
1. PICOBLAZE 嵌入式系統(tǒng),包括1 個8 位的方波輸出口,一個驅(qū)動兩位7 段LED 的輸出口,一個時鐘輸入和一個中斷輸入。
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載49:Spartan
通常情況下,如果對性能要求不是太高,最好是讓PicoBlaze在低頻下工作,因為它所處理的外設(shè)一般為低速設(shè)備,例如,串行通信,按鍵等。另外,低頻工作也會...
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載48:Spartan
PicoBlaze微控制器實際上包含兩個部分,分別是內(nèi)核KCPSM3 和指令存儲器ROM。
Xilinx可編程邏輯器件設(shè)計與開發(fā)(基礎(chǔ)篇)連載47:Spartan
PicoBlaze微控制器支持最大256個輸入口和256 個輸出口,PicoBlaze與輸入和輸出有關(guān)的信號在“PicoBlaze微控制器接口信號”部分...
Virtex6 GTX設(shè)計總結(jié):預加重、均衡、輸出振幅的值
在Xilinx的Virtex6 FPGA中,GTX作為一種低功耗的吉比特收發(fā)器,配置靈活,功能強大,并與FPGA內(nèi)部的其他邏輯資源緊密聯(lián)系,可用于實現(xiàn)多...
這一節(jié),我們首先會來了解下Nexys3上的主角兒XC6SLX16(Spartan-6家族)的時鐘資源,當然不會照搬ug382.pdf(建議大家去瀏覽一遍...
2017-02-11 標簽:XilinxClockingWizardNexys3PLL 3807 0
在進行第一個工程實例前,順便提一下設(shè)計工具相關(guān)資源的獲取。從特權(quán)同學接觸的幾家FPGA開發(fā)工具來看,Xilinx在這方面做得應該算是最人性化的了,其設(shè)計...
Nexys3學習手記2:建立自己的開發(fā)環(huán)境
接過Nexys3時,本以為能夠提供一張資料光盤,結(jié)果大失所望,除了靜電袋里一塊精致的電路板,就只有一條用于供電和下載的USB連接線和兩張活頁。
FPGA設(shè)計全流程:ModelsimSynplify.ProISE
介紹如何編譯HDL必須的Xilinx庫和結(jié)構(gòu)仿真。創(chuàng)建將被編譯庫的目錄在編譯庫之前,最好先建立一個目錄(事實上必須建立一個目錄),步驟如下
2017-02-11 標簽:FPGAFPGA設(shè)計Xilinx 1353 0
基于System Generator的FPGA開發(fā)總結(jié)
前一陣一直在忙,所以沒有來得及寫博文。弄完雜七雜八的事情,又繼續(xù)FPGA的研究。使用Verilog HDL語言和原理圖輸入來完成FPGA設(shè)計的方法都試驗...
借助Intel i7 處理器和 Xilinx FPGA實現(xiàn)的開放式毫米波測試平臺
美國國家儀器公司(NI)和德國德累斯頓工業(yè)大學開展合作,通過世界上第一臺開放式毫米波測試平臺來拓展德累斯頓5G實驗室(D5GL),該測試平臺能實時處理超...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |