完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > xilinx
Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核。
文章:1672個(gè) 瀏覽:124790次 帖子:5355個(gè)
如果要在Xilinx的FPGA上使用萬兆以太網(wǎng)通信,大致有三種方法構(gòu)建協(xié)議棧。第一種使用GTX等Serdes作為底層的PHY,上層通過HDL實(shí)現(xiàn)構(gòu)建MA...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載7:Spartan
時(shí)鐘布線資源具有高速、低SKEW的特點(diǎn),它對(duì)系統(tǒng)設(shè)計(jì)非常重要,即使系統(tǒng)速率不高,也應(yīng)該關(guān)注時(shí)鐘設(shè)計(jì),以消除潛在的時(shí)鐘危險(xiǎn)。
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載43:Spartan
在ISE 中可以進(jìn)行時(shí)序分析,在PlanAhead 中同樣也可以進(jìn)行時(shí)序分析。下面介紹用PlanAhead 進(jìn)行時(shí)序分析的步驟。
SemiWiki的Eric Esteve剛剛發(fā)表一篇博客,標(biāo)題為 “再見,DDRn協(xié)議”。博客中Esteve承認(rèn)這份博客將引起轟動(dòng),且聲稱 “ 今后數(shù)年...
在 FPGA 設(shè)計(jì)進(jìn)程中,時(shí)序收斂無疑是一項(xiàng)艱巨的任務(wù)。低估這項(xiàng)任務(wù)的復(fù)雜性常常導(dǎo)致工作規(guī)劃面臨無休止的壓力。賽靈思提供了諸多工具,用于幫助縮短時(shí)序收斂...
通過消除繁瑣的駕駛動(dòng)作,輔助駕駛還可提供更高的舒適水平。例如,傳統(tǒng)的巡航控制允許司機(jī)設(shè)定一個(gè)固定的行駛速度,同時(shí)在需要時(shí)可手動(dòng)控制。而現(xiàn)在的汽車則提供自...
Xilinx無源適配器的原理、特點(diǎn)及應(yīng)用
在測(cè)試和驗(yàn)證電子設(shè)備時(shí),供電問題常常是一個(gè)關(guān)鍵的挑戰(zhàn)。作為一家領(lǐng)先的可編程邏輯器件制造商,為了幫助客戶解決供電問題,推出了一種創(chuàng)新的解決方案——Xili...
2023-11-07 標(biāo)簽:適配器Xilinx電源系統(tǒng) 697 0
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載31:Spartan
雙擊【Xilinx Core Generator】,打開現(xiàn)有的IP核工程項(xiàng)目或者創(chuàng)建一個(gè)新的IP核工程?!綱iew by function】→【Debu...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載41:Spartan
設(shè)計(jì)者可以在【Clock Regions】窗口、【I/O Ports】窗口或者【Package Pins】窗口選擇一個(gè)或多個(gè)對(duì)象,或者單擊按鈕取消所有選...
為了盡快把新產(chǎn)品推向市場(chǎng),數(shù)字系統(tǒng)的設(shè)計(jì)者需要考慮如何加速設(shè)計(jì)開發(fā)的周期。設(shè)計(jì)加速主要可以從“設(shè)計(jì)的重用”和“抽象層級(jí)的提升”這兩個(gè)方面來考慮。Xili...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載19:Spartan
Virtex-6是Xilinx 在2009年2月推出的新一代旗艦產(chǎn)品,采用了第三代Xilinx ASMBL架構(gòu)、40nm 工藝,提供多達(dá)760000 個(gè)...
Xilinx可編程邏輯器件設(shè)計(jì)與開發(fā)(基礎(chǔ)篇)連載18:Spartan
Spartan-6 LX平臺(tái)面向邏輯、DSP資源以及存儲(chǔ)模塊進(jìn)行了優(yōu)化,能夠以較低的功耗滿足更高的帶寬和性能需求;而Spartan-6 LXT面向邏輯、...
在FPGA開發(fā)中盡量避免全局復(fù)位的使用?(4)
在某種意義上講,這是一個(gè)上電之后的“終極的”全局復(fù)位操作,因?yàn)樗粌H僅是對(duì)所有的觸發(fā)器進(jìn)行了復(fù)位操作,還初始化了所有的RAM單元。
Spartan-6觸發(fā)器控制信號(hào)的扇出數(shù)量統(tǒng)計(jì)方式
Xilinx推薦對(duì)于低扇出的觸發(fā)器控制信號(hào)在代碼編寫時(shí)盡量吸收進(jìn)觸發(fā)器D輸入端之前的LUT中,并在XST的綜合屬性選項(xiàng)中提供配置項(xiàng),讓XST綜合時(shí)自動(dòng)將...
Xilinx設(shè)計(jì)工具怎么設(shè)置環(huán)境變量
如果您不確定如何設(shè)置環(huán)境變量,嘗試"1" 或 "TRUE"。
Multi-Scaler IP的Linux示例以及Debug(下)
設(shè)置好 2022.2 Petalinux 環(huán)境。使用 2022.2 ZCU06 BSP,創(chuàng)建 Petalinux 工程:
關(guān)于子模塊方案保護(hù)的FPGA設(shè)計(jì)
通常配置文件是保存在FPGA片外Flash中。FPGA和Flash之間的連接是通過PCB連線。這樣的問題是,很容易獲取Flash中的原始數(shù)據(jù)(取下Fla...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |