完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
電子發(fā)燒友網(wǎng)技術(shù)文庫(kù)為您提供最新技術(shù)文章，最實(shí)用的電子技術(shù)文章，是您了解電子技術(shù)動(dòng)態(tài)的最佳平臺(tái)。
1．在流程上接收到的資料是否齊全（包括：原理圖、＊．brd文件、料單、PCB設(shè)計(jì)說(shuō)明以及PCB設(shè)計(jì)或更改要求、標(biāo)準(zhǔn)化要求說(shuō)明、工藝設(shè)計(jì)說(shuō)明文件） 2．確認(rèn)PCB模板是最新的 3． 確認(rèn)模板的定位器件位置無(wú)誤 4．PCB設(shè)計(jì)說(shuō)明以及PCB設(shè)計(jì)或更改要求、標(biāo)準(zhǔn)化要求說(shuō)明是否明確 ...
遵照“先大后小，先難后易”的布置原則，即重要的單元電路、核心元器件應(yīng)當(dāng)優(yōu)先布局． 布局中應(yīng)參考原理框圖，根據(jù)單板的主信號(hào)流向規(guī)律安排主要元器件． 元器件的排列要便于調(diào)試和維修，亦即小元件周圍不能放置大元件、需調(diào)試的元、器件周圍要有足夠的空間。...
簡(jiǎn)單PCI電路板外形可以很容易地在大多數(shù)EDA Layout工具中進(jìn)行創(chuàng)建。然而，當(dāng)電路板外形需要適應(yīng)具有高度限制的復(fù)雜外殼時(shí)，對(duì)于PCB設(shè)計(jì)人員來(lái)說(shuō)就沒(méi)那么容易了，因?yàn)檫@些工具中的功能與機(jī)械CAD系統(tǒng)的功能并不一樣。復(fù)雜電路板主要用于防爆外殼，因此受到諸多機(jī)械限制。...
HDI技術(shù)的出現(xiàn)，適應(yīng)并推進(jìn)了PCB行業(yè)的發(fā)展。使得在HDI板內(nèi)可以排列上更加密集的BGA、QFP等。目前HDI技術(shù)已經(jīng)得到廣泛地運(yùn)用，其中1階的HDI已經(jīng)廣泛運(yùn)用于擁有0.5PITCH的BGA的PCB制作中。...
感光電路板是一種預(yù)涂正性感光劑的電路板，讓您在電子研發(fā)小量制作或電子教學(xué)讓我們的學(xué)生在實(shí)踐過(guò)程中激勵(lì)學(xué)生動(dòng)手動(dòng)腦相結(jié)合。讓每學(xué)子能有試做有機(jī)會(huì)。同時(shí)也提高了廣大學(xué)子對(duì)本系產(chǎn)生濃厚興趣。因制作時(shí)間短設(shè)備簡(jiǎn)易。可以達(dá)到每人實(shí)踐制作的目地。...
最近碰到一個(gè)PCB漏電的問(wèn)題，起因是一款低功耗產(chǎn)品，本來(lái)整機(jī)uA級(jí)別的電流，常溫老化使用了一段時(shí)間后發(fā)現(xiàn)其功耗上升，個(gè)別樣機(jī)功耗甚至達(dá)到了mA級(jí)別。仔細(xì)排除了元器件問(wèn)題，最終發(fā)現(xiàn)了一個(gè)5V電壓點(diǎn)，在產(chǎn)品休眠的狀態(tài)下本該為0V，然而其竟然有1.8V左右的壓降！...
MultiSim SPICE仿真與電路設(shè)計(jì)軟件提供了多種測(cè)量?jī)x器仿真功能，其中之一就是波特圖儀(Bode Plotter)，它可為指定的任何電路產(chǎn)生波特圖，如圖1所示。值得注意的是，其分析結(jié)果并非取決于V1的驅(qū)動(dòng)頻率。...
實(shí)際上，芯片附近的電容還有蓄能的作用，這是第二位的?你可以把總電源看作密云水庫(kù)，我們大樓內(nèi)的家家戶戶都需要供水，這時(shí)候，水不是直接來(lái)自于水庫(kù)，那樣距離太遠(yuǎn)了，等水過(guò)來(lái)，我們已經(jīng)渴的不行了?實(shí)際水是來(lái)自于大樓頂上的水塔，水塔其實(shí)是一個(gè)Buffer的作用?...
Altium Designer提供了6類網(wǎng)絡(luò)標(biāo)識(shí)：Net Label（網(wǎng)絡(luò)標(biāo)號(hào)），Port（端口），Sheet Entry（圖紙入口），Power Port（電源端口），Hidden Pin（隱匿引腳）、Off-sheet Connector（圖紙外連接符）。...
在Altium Designer中，我們可以用Altium Designer設(shè)計(jì)同步裝置把設(shè)計(jì)資料從一個(gè)區(qū)域轉(zhuǎn)到另一個(gè)區(qū)域，它包括比較工具、ECO以及UPDATER。它可以用于原理圖和PCB之間的轉(zhuǎn)換，Altium Designer中導(dǎo)入網(wǎng)絡(luò)表不在是必須的。...
常見(jiàn)的元器件原理圖庫(kù)都會(huì)自帶，但是一些特殊的元器件需要自己畫，比如特殊芯片、晶體管、數(shù)碼管等；找出所需的元器件，然后排列得當(dāng)之后，按照要實(shí)現(xiàn)的電路功能連線；畫好原理圖后，可生成BOM表。...
近期在研究FPGA System Planner的過(guò)程中，發(fā)現(xiàn)在調(diào)用原理圖符號(hào)時(shí)需要指定一個(gè)原理圖器件庫(kù)，而本人設(shè)計(jì)中使用的FPGA符號(hào)與之前創(chuàng)建的不太一樣，為了精準(zhǔn)無(wú)誤地進(jìn)行設(shè)計(jì)，需要將FPGA從原理圖中導(dǎo)出并保存至器件庫(kù)。本文將這個(gè)方法分享給讀者。...
本例中需要實(shí)現(xiàn)PCI-e金手指到EMMC芯片等長(zhǎng)，包括D0-D7，CLK，CMD這10條網(wǎng)絡(luò)。查看各條網(wǎng)絡(luò)，確認(rèn)是否存在串聯(lián)匹配電阻。本例中，僅在時(shí)鐘線上存在，如下圖的高亮器件。...
串?dāng)_（Crosstalk）是指信號(hào)線之間由于互容（信號(hào)線之間的空氣介質(zhì)相當(dāng)于容性負(fù)載），互感（高頻信號(hào)的電磁場(chǎng)相互耦合）而產(chǎn)生的干擾，由于這種耦合的存在，當(dāng)一些信號(hào)電平發(fā)生變化的時(shí)候，在附近的信號(hào)線上就會(huì)感應(yīng)出電壓（噪聲），在電路設(shè)計(jì)中，抑制串?dāng)_最簡(jiǎn)單的方法就是在PCB Layout中遵循3W原則。...
使用Allegro設(shè)計(jì)PCB板時(shí)，查看Status，經(jīng)常會(huì)遇到out of date shapes的警告信息，具體如下：...
在PCB設(shè)計(jì)過(guò)程中，EDA工程師常常需要匹配兩代PCB的結(jié)構(gòu)，這種情況下，將上一代PCB的Outline（板框）導(dǎo)入新的PCB設(shè)計(jì)文件中，就可以大大縮短時(shí)間，而且尺寸完全準(zhǔn)確。我看到常常有網(wǎng)友檢索類似的信息，所以打算圖文并茂的方式為讀者講解Allegro中導(dǎo)入Outline的方法。...
在高速數(shù)字電路中，CPU的功耗往往隨著主頻的提升而增大，如果PCB Layout不當(dāng)，則可能會(huì)引起CPU工作不穩(wěn)定，本人就曾經(jīng)遇到過(guò)。Marvell 88F6282 CPU運(yùn)行在2GHz主頻時(shí)，進(jìn)行Memory Test測(cè)試，發(fā)現(xiàn)CPU常常不工作，而且每次不工作的時(shí)間點(diǎn)沒(méi)什么規(guī)律，但是當(dāng)CPU降頻到...
Allegro中如何合并銅皮，這又是一篇有關(guān)Allegro操作的簡(jiǎn)短文章，同樣是近期很多讀者搜索的。Allegro中簡(jiǎn)單快捷的繪制Shape的操作，是我非常喜歡Allegro的一個(gè)原因，使用者可以輕易地繪制出各種需要的Shape。...
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長(zhǎng)沙市望城經(jīng)濟(jì)技術(shù)開發(fā)區(qū)航空路6號(hào)手機(jī)智能終端產(chǎn)業(yè)園2號(hào)廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號(hào)-1
