登錄
登錄后你可以
- 下載海量資料
- 學(xué)習(xí)在線(xiàn)課程
- 觀看技術(shù)視頻
- 寫(xiě)文章/發(fā)帖/加入社區(qū)
登錄
會(huì)員中心
創(chuàng)作中心
完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>
電子發(fā)燒友網(wǎng)技術(shù)文庫(kù)為您提供最新技術(shù)文章，最實(shí)用的電子技術(shù)文章，是您了解電子技術(shù)動(dòng)態(tài)的最佳平臺(tái)。
六級(jí)流水線(xiàn) NIOS 內(nèi)核可以用少至 600 個(gè)邏輯元件和特征向量中斷控制、緊密的內(nèi)存和 DSP 耦合以及添加自定義指令（最多 256 個(gè)）的能力來(lái)實(shí)現(xiàn)。它可以使用內(nèi)存管理單元 （MMU），并支持開(kāi)源和商業(yè)支持版本的嵌入式 Linux。...
FPGA采用了邏輯單元陣列LCA(Logic Cell Array)這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB、輸出輸入模塊IOB和內(nèi)部連線(xiàn)三個(gè)部分?，F(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)是可編程器件。...
集成光子學(xué)將傳統(tǒng)光子系統(tǒng)（例如電信和數(shù)據(jù)中心中的那些）的關(guān)鍵組件縮小到單個(gè)半導(dǎo)體芯片上。將所有東西單片集成可以顯著影響整體性能、增加帶寬、減小尺寸、降低功耗并提高傳統(tǒng)光子學(xué)的可靠性。...
三維圖形是 GPU 擁有如此大的內(nèi)存和計(jì)算能力的根本原因，它與 深度神經(jīng)網(wǎng)絡(luò) 有一個(gè)共同之處：都需要進(jìn)行大量矩陣運(yùn)算。...
FPGA的電源 通常包括開(kāi)關(guān)穩(wěn)壓器和線(xiàn)性穩(wěn)壓器的組合，以合理的效率提供不同的電壓和穩(wěn)定的電源。設(shè)計(jì)這樣的電源并非易事，但通過(guò)將電路基于將多個(gè)開(kāi)關(guān)和線(xiàn)性穩(wěn)壓器集成到單個(gè)芯片中的電源模塊，事情可以變得更加簡(jiǎn)單。...
通過(guò)bus slave factory，我們可以方便地實(shí)現(xiàn)寄存器讀寫(xiě)，其提供了一系列寄存器讀寫(xiě)方法。這里列舉幾個(gè)常用的方法(完整的方法列表可參照SpinalHDL-Doc)：...
時(shí)間裕量包括建立時(shí)間裕量和保持時(shí)間裕量（setup slack和hold slack）。從字面上理解，所謂“裕量”即富余的、多出的。什么意思呢？即保持最低要求的建立時(shí)間或保持時(shí)間所多出的時(shí)間，那么“裕量”越多，意味著時(shí)序約束越寬松。...
多核架構(gòu)的代碼開(kāi)發(fā)有點(diǎn)類(lèi)似于使用 SoC FPGA 時(shí)的代碼開(kāi)發(fā)，只是硬件加速是由 DSP 內(nèi)核而不是可編程結(jié)構(gòu)完成的。...
初學(xué)者，通常有一個(gè)困惑，就是為什么軟件能控制硬件？就像當(dāng)年的51，為什么只要寫(xiě)P1=0X55，就可以在IO口輸出高低電平？要理清這個(gè)問(wèn)題，先要認(rèn)識(shí)一個(gè)概念：地址空間。...
使用 C 語(yǔ)言的OpenCL 2a并行編程擴(kuò)展來(lái)補(bǔ)充基于 FPGA 的 CNN 加速應(yīng)用程序的開(kāi)發(fā)。適用于卷積神經(jīng)網(wǎng)絡(luò)的 FPGA 器件的一個(gè)示例是英特爾可編程解決方案集團(tuán) （PSG）的Arria 10系列器件，其正式名稱(chēng)為Altera。...
一旦在啟動(dòng)時(shí)配置了 MCU，使用 TI 方法實(shí)現(xiàn)控制環(huán)路所需的大部分工作就是提供適當(dāng)?shù)闹袛喾?wù)例程 （ISR） 來(lái)處理電機(jī)控制任務(wù)。TI 使用快速控制回路示例軟件模塊中提供的 MotorControlISR 功能演示了此類(lèi) ISR。...
從Verilog發(fā)布到今天，其已經(jīng)經(jīng)歷了四十年的風(fēng)雨，早期的“電路”設(shè)計(jì)Verilog的確很方便，尤其在那個(gè)年代，其也崔進(jìn)了集成電路的發(fā)展。但是“老”不代表方便，尤其高速發(fā)展的今天，集成電路以摩爾定律指數(shù)發(fā)展，F(xiàn)PGA的應(yīng)用場(chǎng)合以越來(lái)越復(fù)雜，復(fù)雜的邏輯設(shè)計(jì)讓這個(gè)“老人”有些力不從心，今天我們就簡(jiǎn)單總...
加速度計(jì)測(cè)量的是其感受到的加速度，在靜止的時(shí)候，其本身是沒(méi)有加速運(yùn)動(dòng)的，但因?yàn)橹亓铀俣鹊淖饔?，根?jù)相對(duì)運(yùn)動(dòng)理論，其感受的加速度與重力加速度正好相反，即讀到的數(shù)據(jù)是豎直向上的。加速度計(jì)的英文簡(jiǎn)寫(xiě)為acc，下面用首字母a代表加速度計(jì)數(shù)據(jù)。...
身處智能時(shí)代，科技發(fā)展日新月異，伴隨數(shù)據(jù)中心、有線(xiàn)網(wǎng)絡(luò)、5G 無(wú)線(xiàn)和汽車(chē)等愈加豐富的場(chǎng)景，相應(yīng)的技術(shù)與功能也正經(jīng)歷飛速迭代，因此，單一計(jì)算架構(gòu)已難以應(yīng)對(duì)海量數(shù)據(jù)處理需求，賽靈思 Versal ACAP多核異構(gòu)計(jì)算平臺(tái)致力于幫助所有開(kāi)發(fā)者保持即時(shí)的靈活應(yīng)變能力。...
今天給大家推薦今年FCCM2021上的一篇文章，介紹了一種可以在線(xiàn)Xilinx FPGA內(nèi)部RAM內(nèi)容的工作，重點(diǎn)是論文相關(guān)的工作還是開(kāi)源的。...
在Vitis完成這個(gè)過(guò)程的底層，實(shí)際調(diào)用的是Vivado。Vitis會(huì)指定默認(rèn)的Vivado策略來(lái)執(zhí)行綜合和實(shí)現(xiàn)的步驟。當(dāng)默認(rèn)的Vivado策略無(wú)法達(dá)到預(yù)期的時(shí)序要求時(shí)，我們需要在Vivado中分析時(shí)序問(wèn)題的原因, 并根據(jù)時(shí)序失敗的原因調(diào)整Vivado各個(gè)步驟的選項(xiàng)。有時(shí)我們也需要調(diào)整Vivado各...
本文為解決基于C++的傳統(tǒng)定價(jià)程序帶來(lái)的處理時(shí)間長(zhǎng)、延遲高、處理速率低的問(wèn)題，提出并實(shí)現(xiàn)了一種基于FPGA的并行流水線(xiàn)計(jì)算處理設(shè)計(jì)，能夠完成對(duì)雪球期權(quán)的定價(jià)功能，并使用HLS開(kāi)發(fā)模式對(duì)設(shè)計(jì)進(jìn)行了實(shí)現(xiàn)。...
FPGA是電子器件中的萬(wàn)能芯片，Xilinx FPGA處于行業(yè)龍頭地位更是非常靈活。FPGA管腳兼容性強(qiáng)，能跟絕大部分電子元器件直接對(duì)接。Xilinx SelectIO支持電平標(biāo)準(zhǔn)多，除MIPI C-PHY電平（三電平標(biāo)準(zhǔn)）外，IO能直接對(duì)接3.3V以及3.3V以下基本所有電平標(biāo)準(zhǔn)，初步統(tǒng)計(jì)支持72...
在SelectIO簡(jiǎn)介連載一中介紹了其架構(gòu)，本章會(huì)繼續(xù)介紹如何使用其gearbox功能來(lái)實(shí)現(xiàn)不同的比率的串并轉(zhuǎn)換功能。7 Series FPGA中LVDS使用了ISERDESE2，SDR Rate可設(shè)為2,3,4,5,6,7,8。DDR Rate可設(shè)為4,6,8,10,14。...
LDPC碼屬于前向糾錯(cuò)碼的一類(lèi)，用于在噪聲傳輸信道中發(fā)送信息。這些碼可以用一個(gè)奇偶校驗(yàn)矩陣來(lái)描述，該矩陣主要包含0和少量的1。...
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長(zhǎng)沙市望城經(jīng)濟(jì)技術(shù)開(kāi)發(fā)區(qū)航空路6號(hào)手機(jī)智能終端產(chǎn)業(yè)園2號(hào)廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號(hào)-1
