FPGA開發(fā)基本流程包括：設計輸入、設計仿真、設計綜合、布局布線，它們的連接關系如圖1 所示。
圖1 FPGA 開發(fā)流程圖
設計綜合是整個FPGA 設計流程中一個重要的步驟，它將HDL 代碼生成用于布局布線的網(wǎng)表和相應的約束。而且隨著新一代FPGA 芯片頻率和密度的增長，時序收斂問題越來越嚴重，綜合已經(jīng)成為整個設計成敗的關鍵。通常芯片供應商的FPGA 軟件中都包含綜合功能，但它相對簡單，不能適應新一代FPGA 芯片的發(fā)展，需要更加專業(yè)的綜合工具來優(yōu)化設計，Precision RTL 綜合就是其中之一。