集成電路（integrated circuit）是一種微型電子器件或部件。采用一定的工藝，把一個(gè)電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，制作在一小塊或幾小塊半導(dǎo)體晶片或介質(zhì)基片上，然后封裝在一個(gè)管殼內(nèi)，成為具有所需電路功能的微型結(jié)構(gòu)；其中所有元件在結(jié)構(gòu)上已組成一個(gè)整體，使電子元件向著微小型化、低功耗、智能化和高可靠性方面邁進(jìn)了一大步。它在電路中用字母“IC”表示。集成電路發(fā)明者為杰克·基爾比（基于鍺（Ge）的集成電路）和羅伯特·諾伊思（基于硅（Si）的集成電路）。當(dāng)今半導(dǎo)體工業(yè)大多數(shù)應(yīng)用的是基于硅的集成電路。

　　是20世紀(jì)50年代后期一60年代發(fā)展起來(lái)的一種新型半導(dǎo)體器件。它是經(jīng)過(guò)氧化、光刻、擴(kuò)散、外延、蒸鋁等半導(dǎo)體制造工藝，把構(gòu)成具有一定功能的電路所需的半導(dǎo)體、電阻、電容等元件及它們之間的連接導(dǎo)線全部集成在一小塊硅片上，然后焊接封裝在一個(gè)管殼內(nèi)的電子器件。其封裝外殼有圓殼式、扁平式或雙列直插式等多種形式。集成電路技術(shù)包括芯片制造技術(shù)與設(shè)計(jì)技術(shù)，主要體現(xiàn)在加工設(shè)備，加工工藝，封裝測(cè)試，批量生產(chǎn)及設(shè)計(jì)創(chuàng)新的能力上。

　　怎么降低集成電路的功耗

　　功耗：功率的損耗。指設(shè)備，器件等輸入功率和輸出功率的差額。

　　功耗一般分為兩種，來(lái)自開(kāi)關(guān)的動(dòng)態(tài)功耗（電容充放電），和來(lái)自漏電的靜態(tài)功耗。

　　1、使用MOS管門(mén)電路，盡量少使用TTL門(mén)電路。

　　2、給電路設(shè)置休眠，待機(jī)狀態(tài)，能夠進(jìn)入省電模式。

　　3、將電路設(shè)計(jì)最簡(jiǎn)化。模塊分布合理，減少布線。

　　4、降低工作頻率。

　　SOC低功耗設(shè)計(jì)

　　動(dòng)態(tài)功耗管理的思想是有選擇的將不被調(diào)用的模塊掛起，從而降低功耗。

　　靜態(tài)功耗管理是檢測(cè)的整個(gè)系統(tǒng)的工作狀態(tài)，而不是針對(duì)某個(gè)模塊，如果系統(tǒng)在一段時(shí)間內(nèi)一直處于空閑狀態(tài)，則靜態(tài)功耗管理就會(huì)把整個(gè)芯片掛起，系統(tǒng)進(jìn)入睡眠狀態(tài)，以減少功耗

　　軟件代碼優(yōu)化：

　　使用算法盡量簡(jiǎn)單。訪問(wèn)寄存器比訪問(wèn)內(nèi)存用的功耗少，合理利用寄存器較少對(duì)內(nèi)存的訪問(wèn)。

　　低功耗設(shè)計(jì)的主要方法：

　　1、并行結(jié)構(gòu)，可以降低工作頻率，同時(shí)電源電壓可以降低。

　　2、流水結(jié)構(gòu)，插入寄存器降低組合路徑的長(zhǎng)度，達(dá)到降低功耗的目的。

　　3、編碼優(yōu)化，采用獨(dú)熱碼，格雷碼，降低功耗，較少信號(hào)的跳變次數(shù)。

　　4、門(mén)控時(shí)鐘

　　5、存儲(chǔ)分區(qū)訪問(wèn)，只有被訪問(wèn)的存儲(chǔ)器工作，其它存儲(chǔ)器不工作

　　如何最大程度降低未來(lái)集成電路的功耗，詳細(xì)操作步驟

　　功耗過(guò)高已經(jīng)成為半導(dǎo)體工藝尺寸進(jìn)一步微縮的主要障礙，并且嚴(yán)重威脅到所有電子領(lǐng)域的一切進(jìn)展──從推動(dòng)移動(dòng)設(shè)備更加微型化到開(kāi)發(fā)超級(jí)電腦均包含在內(nèi)。

　　雖然根本原因在于永恒不變的物理和化學(xué)原理，但工程師們已經(jīng)開(kāi)發(fā)出一系列的創(chuàng)新技術(shù)，以用于減輕目前所面臨的問(wèn)題，并可望對(duì)振興未來(lái)的芯片產(chǎn)業(yè)有所助益。

　　以下討論五種可用于降低未來(lái)IC功耗的技術(shù)。這些技術(shù)目前已經(jīng)在開(kāi)發(fā)中，可望共同解決未來(lái)十年內(nèi)將會(huì)面臨的功耗問(wèn)題。

　　擁抱協(xié)同設(shè)計(jì)

　　電子設(shè)計(jì)自動(dòng)化（EDA）工具可讓設(shè)計(jì)團(tuán)隊(duì)從一開(kāi)始就進(jìn)行協(xié)同設(shè)計(jì)，從而實(shí)現(xiàn)最佳化低功耗設(shè)計(jì)。事實(shí)上，業(yè)界最低功耗的處理器和系統(tǒng)級(jí)芯片開(kāi)發(fā)人員不僅透過(guò)最佳化架構(gòu)和材料來(lái)實(shí)現(xiàn)優(yōu)勢(shì)，也采用協(xié)同設(shè)計(jì)封裝、電源、射頻電路和軟件來(lái)降低功耗，而不至于降低性能或增加成本。

　　“實(shí)現(xiàn)低功耗必須采用覆蓋技術(shù)、設(shè)計(jì)方法、芯片架構(gòu)和軟件的全面性方法?！?a href="http://www.www27dydycom.cn/tags/德州儀器/" target="_blank">德州儀器（TI）公司設(shè)計(jì)技術(shù)與EDA部門(mén)總監(jiān)David Greenhill表示。

　　TI已經(jīng)使用了許多先進(jìn)技術(shù)為每個(gè)子系統(tǒng)進(jìn)行最佳化，從而為低功耗元件提升了新標(biāo)準(zhǔn)，例如打造自有的制程技術(shù)來(lái)平衡關(guān)斷模式的漏電流與主動(dòng)電流性能，或使用電壓與頻率擴(kuò)展技術(shù)來(lái)定義各種省電工作模式。

　　“第一步是從性能和功耗的觀點(diǎn)來(lái)確認(rèn)產(chǎn)品的目標(biāo)。一旦這些目標(biāo)確定后，就可以開(kāi)始采用專(zhuān)用的制程技術(shù)，以提供所需的性能，而不至于超出設(shè)備的功耗預(yù)算。” TI公司28nm平臺(tái)經(jīng)理Randy Hollingsworth指出。

　　EDA工具一直是實(shí)現(xiàn)這些更低功耗目標(biāo)的關(guān)鍵，但有時(shí)需要圍繞設(shè)計(jì)回路進(jìn)行一些反覆，因?yàn)椴捎脗鹘y(tǒng)EDA工具進(jìn)行功耗估計(jì)只在接近設(shè)計(jì)周期結(jié)束時(shí)才比較精確。對(duì)于未來(lái)的IC來(lái)說(shuō)，必須在設(shè)計(jì)周期初期便進(jìn)行精確的功耗估算。

　　一些專(zhuān)用工具的供應(yīng)商已經(jīng)拾起了接力棒。例如美國(guó)加州Atrenta公司推出一款名為Spyglass Power的工具，它可采用標(biāo)準(zhǔn)的暫存器傳輸級(jí)（RTL）描述來(lái)執(zhí)行功耗估計(jì)、功耗降低與驗(yàn)證。這些RTL描述在較早的設(shè)計(jì)周期就能從每種主要EDA工具獲得。

　　圖1：Atrenta公司的工具可以很早就估計(jì)功耗；此處指出設(shè)計(jì)周期開(kāi)始之初的潛在熱點(diǎn)。

　　圖片來(lái)源：Atrenta公司

　　“而今，工程師希望能在較早的設(shè)計(jì)周期展開(kāi)功耗估計(jì)?！盇trenta公司資深工程總監(jiān)Peter Suaris表示，“你不能再等到設(shè)計(jì)臨近結(jié)束時(shí)才去估計(jì)功耗。你必須在RTL級(jí)就針對(duì)功耗進(jìn)行協(xié)同設(shè)計(jì)，并為設(shè)計(jì)進(jìn)行改動(dòng)，以便能從一開(kāi)始就實(shí)現(xiàn)節(jié)能效果?！?/p>

　　Atrenta公司宣稱(chēng)，其專(zhuān)用的節(jié)能工具能以20%以?xún)?nèi)的精密度估計(jì)最終功耗預(yù)算，而功耗降低工具還可使最終設(shè)計(jì)功耗減少達(dá)50%。

　　降低工作電壓

　　微縮芯片尺寸通常能夠降低工作電壓，從而實(shí)現(xiàn)節(jié)能。例如，三星公司（Samsung）最新的20nm‘綠色存儲(chǔ)器’芯片透過(guò)將工作電壓從1.5V降低至1.35V，以節(jié)省67%的功耗。

　　處理器和邏輯電路的工作電壓甚至低于存儲(chǔ)器元年，但工作電壓降低至1V以下時(shí)就不可避免地必須進(jìn)一步改善半導(dǎo)體制程。IBM、英特爾（Intel）、三星、TI、臺(tái)積電（TSMC）和其他每家半導(dǎo)體制造商均持續(xù)改善制程，以便能在更低電壓下作業(yè)，不過(guò)，過(guò)去幾個(gè)制程世代以來(lái)的進(jìn)展速度已開(kāi)始減緩。

　　其關(guān)鍵在于晶體管導(dǎo)通的閾值電壓在使用不同晶圓時(shí)是不一致的，因?yàn)樵诟蟪叽鐣r(shí)制程的變化可以忽略。而由于在特定電壓下關(guān)斷狀態(tài)的漏電流在不同閾值時(shí)有很大的變化，因此理想芯片實(shí)際上要使用根據(jù)其特性定制的供電電壓。

　　英特爾公司聲稱(chēng)已具有更好的解決方案──這是該公司花費(fèi)近十年時(shí)間進(jìn)行完善的一種方案。英特爾采用了所謂三柵極（tri-gate）的3D FinFET晶體管架構(gòu)，這種架構(gòu)以三維方式在晶體管通道周?chē)h(huán)繞三個(gè)金屬柵極，使晶體管處于這些柵極的電場(chǎng)之下。這種技術(shù)可以抵銷(xiāo)阻止工作電壓低于1V的制程變化。

　　“我們已經(jīng)成功地展示我們的三柵極晶體管結(jié)構(gòu)，可將工作電壓減少到0.7V范圍，而且還能做得更低?！庇⑻貭柟举Y深工程師Mark Bohr指出，“這些都是具有更陡峭次閾值斜率的完全耗盡型晶體管，可以更小的漏電流更快切斷，同時(shí)以更低閾值導(dǎo)通電壓?！?/p>

　　資金雄厚的半導(dǎo)體制造商們專(zhuān)注于模擬英特爾公司的3D架構(gòu)，但一些新創(chuàng)企業(yè)則致力于研發(fā)新型平面制程，針對(duì)缺乏時(shí)間和資金來(lái)完善3D架構(gòu)的半導(dǎo)體制造商重啟電壓調(diào)整進(jìn)程。例如SuVolta公司已經(jīng)發(fā)明出一種用于標(biāo)準(zhǔn)CMOS產(chǎn)品線的超低電壓平面制程。

　　圖2：透過(guò)采用未摻雜晶體管通道（位于中間的白色區(qū)域，在淺綠色的輕摻雜閾值區(qū)以及深綠色的重?fù)诫s篩選區(qū)上方），SuVolta公司的平面CMOS制程可望使半導(dǎo)體電壓進(jìn)一步降低。

　　來(lái)源：SuVolta公司

　　SuVolta并未使用3D柵極耗盡型晶體管，改而采用一種未摻雜通道（帶摻雜的閾值和保護(hù)帶）以避免摻雜中的變化。深度耗盡型通道制程可在標(biāo)準(zhǔn)的平面CMOS產(chǎn)品線上實(shí)現(xiàn)。

　　“透過(guò)使用平面深度耗盡型通道制程，我們已成功展示供電電壓可降低到0.6V，未來(lái)還能夠降得更低?！盨uVolta公司技術(shù)長(zhǎng)Scott Thompson透露。

　　SuVolta還取得了第一個(gè)授權(quán)協(xié)議──富士通半導(dǎo)體，該公司將在今年稍晚進(jìn)行量產(chǎn)。有關(guān)該重要授權(quán)交易的進(jìn)一步聲明可望在2012年稍晚發(fā)布。

　　智能調(diào)節(jié)功能

　　一般來(lái)說(shuō)，供電電壓和時(shí)脈速度越低，功耗就越低。然而性能也受到影響。因此，最新的微控制器和SoC開(kāi)始尋求運(yùn)用智慧電源管理單元，自動(dòng)調(diào)整工作電壓與時(shí)脈速度來(lái)搭配工作負(fù)載。

　　“電源管理的基本思路是單獨(dú)立地調(diào)整芯片不同部份的供電電壓和時(shí)脈速度，以便在任何特定時(shí)間點(diǎn)都能匹配其工作負(fù)載，同時(shí)關(guān)閉未使用的電路?！奔磳⒔尤蜸ilicon Laboratories公司CEO的Tyson Tuttle表示。

　　電源管理單元通常以狀態(tài)機(jī)模組的方式建置，能夠選擇性地降低非關(guān)鍵功能的電壓和頻率。但隨著半導(dǎo)體節(jié)點(diǎn)變得更先進(jìn)，芯片中填入更多的晶體管，一種所謂“暗場(chǎng)硅晶”（dark silicon）的概念──大部份的芯片在需要使用以前均處于斷電狀態(tài)──這或許會(huì)是未來(lái)半導(dǎo)體的先驅(qū)設(shè)計(jì)理念。

　　“在未來(lái)更先進(jìn)的制程節(jié)點(diǎn)，如22nm，SoC將整合進(jìn)更多能同時(shí)導(dǎo)通的晶體管。”Rambus公司CTO Ely Tsern表示，“暗硅的概念就是在芯片上制作許多特殊用途的功能，但在任何時(shí)刻都只啟動(dòng)所需的功能，讓其它功能則保持黑暗的斷電狀態(tài)，什么事也不做?！?/p>

　　英特爾在芯片電源管理方面處于領(lǐng)先地位，能夠隨時(shí)時(shí)詳細(xì)地監(jiān)視核心的溫度，允許透過(guò)提升頻率（turbo模式）以提高性能或降低速度來(lái)節(jié)省功耗。

　　圖3：英特爾的turbo模式可在高負(fù)載期間提升時(shí)脈以增加速度，并監(jiān)控核心溫度，在開(kāi)始過(guò)熱時(shí)逐漸降低時(shí)脈速度。

　　來(lái)源：英特爾

　　但并不是所有的電源管理功能都能十分經(jīng)濟(jì)地移植到芯片上。事實(shí)上，最智慧化的電源管理方案是在芯片上和外部電源管理單元之間劃分任務(wù)。“針對(duì)外部電源管理存在經(jīng)常性的需求，因?yàn)閺墓β拭芏葋?lái)說(shuō)，能夠加進(jìn)芯片上的內(nèi)容是有限的?！盓npirion公司CTO兼共同創(chuàng)辦人Ashraf Lotfi表示。

　　Enpirion公司專(zhuān)門(mén)生產(chǎn)獨(dú)立式電源管理單元，這些電源管理單元能從處理器接收命令，例如當(dāng)處理器進(jìn)入睡眠模式時(shí)降低處理器的電壓，當(dāng)處理器被喚醒時(shí)再迅速恢復(fù)電壓。

　　采用3D/光學(xué)互連

　　透過(guò)縮短互連線的長(zhǎng)度并降低其電線，就能支援更小的驅(qū)動(dòng)器晶體管，從而降低IC的功耗?？s短互連線長(zhǎng)度的傳統(tǒng)方法是增加金屬層，因此目前有些芯片的金屬層多達(dá)10層。

　　然而，互連層設(shè)計(jì)最新創(chuàng)新成果是三維過(guò)孔硅（ TSV ），允許將存儲(chǔ)器芯片堆疊在處理器之上。這種技術(shù)將互連長(zhǎng)度減少到芯片間的距離，因此不需要大功耗的驅(qū)動(dòng)晶體管和長(zhǎng)的印刷電路板互連線。然而，TSV的經(jīng)濟(jì)性比較差，目前大多數(shù)芯片制造商的TSV時(shí)程都處于延后狀態(tài)。

　　“雖然過(guò)孔硅（TSV）確實(shí)可透過(guò)縮短走線長(zhǎng)度來(lái)降低功耗，但這是一種成本非常高的解決方案。”TI公司的Greenhill表示，“為了更具經(jīng)濟(jì)性，TSV需要能夠彌補(bǔ)其它不足（如介面性能），才能讓它的成本較為合理?！?/p>

　　賽靈思公司（Xilinx nc.）是一家非常了解如何為T(mén)SV成本/性能取得平衡的公司，該公司正提供第一款使用TSV的商用芯片。相較于在PCB板上焊接獨(dú)立元件的方式，賽靈思公司采用這種具成本效益的方案不僅能降低芯片功耗，同時(shí)也提升了性能。此外，它還可為賽靈思公司的客戶(hù)降低BOM成本，賽靈思公司資深總監(jiān)Ephrem Wu表示。

　　賽靈思公司透過(guò)使用硅中介層（interposer）回避了在PCB板上焊接各個(gè)FPGA的問(wèn)題。這種硅中介層可在單一封裝內(nèi)互連4個(gè)高密度的FPGA。

　　圖4：賽靈思公司能夠使用臺(tái)積電的硅插入器在封裝內(nèi)互連4個(gè)FPGA，從而使功耗從112W降低到19W。

　　來(lái)源：賽靈思

　　這種技術(shù)不僅能提升性能，還能使功耗降低到19W，相形之下，傳統(tǒng)的PCB解決方案功耗還高達(dá)112W。另外一種前端技術(shù)是使用光學(xué)收發(fā)器。例如，IBM公司的Power7超級(jí)電腦使用從傳統(tǒng)光學(xué)元件產(chǎn)生的板載光子互連。未來(lái)的芯片很可能使用Kotura公司和其它公司提供的專(zhuān)用光學(xué)解決方案，將光子功能轉(zhuǎn)移到能夠附加處理器與存儲(chǔ)器芯片的微型光學(xué)芯片上。

　　“我們的低功耗硅鍺元件整合了透鏡、濾波器、調(diào)制器以及你需要的所有其它光學(xué)元件于單顆芯片上?！盞otura公司行銷(xiāo)副總裁Arlon Martin指出。

　　Kotura公司的硅光子制程使其得以將大約香煙盒大小約1萬(wàn)美元的傳統(tǒng)光學(xué)收發(fā)器單元整合進(jìn)最新款iPhone大小的500美元封裝中，使用的功耗更低4至20倍。Kotura公司還展示該公司的SiGe收發(fā)器可透過(guò)堆疊式CMOS芯片間的氣隙傳送光學(xué)訊號(hào)，最終在堆疊芯片之間形成一個(gè)高速、低功耗的光學(xué)資料通道，適用于代替PCB走線。

　　試用新材料

　　采用更高遷移率的材料也能降低功耗。例如在標(biāo)準(zhǔn)CMOS產(chǎn)品線中已經(jīng)加進(jìn)了磁性材料，而像碳納米管和石墨烯等‘神奇’的材料也開(kāi)始浮出臺(tái)面。

　　為了以鐵電RAM（FRAM）制造嵌入式微控制器，TI在CMOS產(chǎn)品線中增加了磁性材料。從Ramtron International公司獲得授權(quán)的FRAM比起快閃存儲(chǔ)器更方便，因?yàn)樗鼈兗染哂蟹菗]發(fā)性，還支援隨機(jī)存取。

　　“與閃存相較，我們非揮發(fā)性的FRAM在讀寫(xiě)能耗方面更高效。”TI無(wú)線事業(yè)部CTO Baher Haroun指出。

　　Enpirion公司也在其CMOS產(chǎn)品線中導(dǎo)入磁性材料，并計(jì)劃于2012年開(kāi)始為其電源管理芯片制造整合型電感與變壓器。目前，電感和變壓器還無(wú)法更經(jīng)濟(jì)地整合在必須于高頻作業(yè)的芯片上，但Enpirion公司專(zhuān)有的磁性材料已經(jīng)著眼于解決這方面的問(wèn)題。

　　“我們已經(jīng)整合了不同的金屬合金，使我們的磁性材料可在很高的頻率下執(zhí)行作業(yè)，同時(shí)還能保持高能效。”Enpirion公司的Lotfi透露。

　　圖5：Enpirion公司的芯片上電感是采用專(zhuān)用制程以及獨(dú)特的磁合金材料在硅晶圓上制造而成的。

　　與此同時(shí)，Semiconductor Research公司最近資助了IBM和美國(guó)哥倫比亞大學(xué)共同進(jìn)行的一項(xiàng)研究計(jì)劃──將電感整合于處理器上。該公司聲稱(chēng)能透過(guò)芯片穩(wěn)壓功能在奈秒級(jí)時(shí)間內(nèi)調(diào)節(jié)供電電壓，實(shí)現(xiàn)工作負(fù)載匹配，因而使能耗降幅高達(dá)20%。

　　在不遠(yuǎn)的將來(lái)，CMOS產(chǎn)品線還可能增加的其它近期材料包括砷化銦鎵（InGaAs）。英特爾公司計(jì)劃使用InGaAs增強(qiáng)未來(lái)三柵極晶體管上的通道，據(jù)稱(chēng)此舉可望使工作電壓降低至0.5V。

　　然而，長(zhǎng)期來(lái)看，碳納米管和平面版的石墨烯很可能成為未來(lái)超低功耗元件的首選材料。

　　在喬治亞理工學(xué)院（Georgia Tech）的實(shí)驗(yàn)室中，已經(jīng)證明石墨烯的互連性能超過(guò)銅。IBM公司也已經(jīng)展示使用碳納米管或石墨烯材料，可制造出低功耗、超高速的晶體管。TI最近則展示石墨烯可望在晶圓級(jí)制造出來(lái)。

　　英特爾公司針對(duì)以碳材料實(shí)現(xiàn)更高電遷移率方面進(jìn)行研究，但其結(jié)論則是這些材料的商用時(shí)機(jī)未到。

　　“使用納米碳或石墨烯的碳互連結(jié)構(gòu)具有非常吸引人的特性?！庇⑻貭柟镜腂ohr指出，“不過(guò)，盡管大體積材料具有更低電阻，連接路徑的電阻卻不低。不過(guò)這是一種非常具有前景的材料，因此我希望在今后幾年能夠見(jiàn)到更多的業(yè)界相關(guān)研究。”