cd4046簡介

　　cD4046是通用的CMOS鎖相環(huán)集成電路，其特點是電源電壓范圍寬（為3V－18V），輸入阻抗高（約100MΩ），動態(tài)功耗小，在中心頻率f0為10kHz下功耗僅為600μW，屬微功耗器件。

　　cd4046引腳圖及功能

　　1腳相位輸出端，環(huán)路人鎖時為高電平，環(huán)路失鎖時為低電平。

　　2腳相位比較器Ⅰ的輸出端。

　　3腳比較信號輸入端。

　　4腳壓控振蕩器輸出端。

　　5腳禁止端，高電平時禁止，低電平時允許壓控振蕩器工作。

　　6、7腳外接振蕩電容。

　　8、16腳電源的負端和正端。

　　9腳壓控振蕩器的控制端。

　　10腳解調(diào)輸出端，用于FM解調(diào)。

　　11、12腳外接振蕩電阻。

　　13腳相位比較器Ⅱ的輸出端。

　　14腳信號輸入端。

　　15腳內(nèi)部獨立的齊納穩(wěn)壓管負極。

　　cd4046工作原理

　　輸入信號 Ui從14腳輸入后，經(jīng)放大器A1進行放大、整形后加到相位比較器Ⅰ、Ⅱ的輸入端，開關K撥至2腳，則比較器Ⅰ將從3腳輸入的比較信號Uo與輸入信號Ui作相位比較，從相位比較器輸出的誤差電壓UΨ則反映出兩者的相位差。UΨ經(jīng)R3、R4及C2濾波后得到一控制電壓Ud加至壓控振蕩器VCO的輸入端9腳，調(diào)整VCO的振蕩頻率f2，使f2迅速逼近信號頻率f1。VCO的輸出又經(jīng)除法器再進入相位比較器Ⅰ，繼續(xù)與Ui進行相位比較，最后使得f2＝f1，兩者的相位差為一定值，實現(xiàn)了相位鎖定。若開關K撥至13腳，則相位比較器Ⅱ工作，過程與上述相同。

　　cd4046分頻倍頻電路設計詳解

　　設計采用鎖相環(huán)芯片cd4046和分頻器cd4518實現(xiàn)，效果良好，cd4046壓控振蕩輸出到分頻器cd4518的時鐘輸入端，經(jīng)分頻后回饋到cd4046的鑒相器輸入端，和待倍頻的輸入信號進行相位比較，得出的相位差經(jīng)過低通濾波器產(chǎn)生一個控制電壓調(diào)節(jié)壓控振蕩器的輸出振蕩頻率，當鑒相器的兩輸入端頻率相位一樣時（即相位鎖定），壓控振蕩器的輸出頻率即為倍頻和的頻率。

　　注意事項：

　　1、芯片外圍電路參數(shù)的選擇應嚴格按照DATASHEET上的要求進行選擇。

　　2、倍頻的倍數(shù)不能太大，太大的話會造成倍頻出來的結果很不穩(wěn)定。

　　3、準確選擇R1、C1和R2的參數(shù)，這三項的參數(shù)如果設置不正確將會造成倍頻輸出不對的結果。