一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

您好,歡迎來電子發(fā)燒友網(wǎng)! ,新用戶?[免費(fèi)注冊]

您的位置:電子發(fā)燒友網(wǎng)>源碼下載>VHDL/Verilog/EDA源碼>

基于AHDL的函數(shù)信號發(fā)生器的設(shè)計(jì)(附源代碼)

大?。?/span>0.1 MB 人氣: 2017-12-05 需要積分:0

  AD558可將輸入的數(shù)字量(8位)轉(zhuǎn)化成0~2.56V的模擬電壓量;用CPLD器件產(chǎn)生四種循環(huán)變化的數(shù)據(jù)量:

  1、0~255(8Bit)循環(huán)加法計(jì)數(shù);

  2、255~0(8Bit)循環(huán)堿法計(jì)數(shù);

  3、0~255~0(8Bit)循環(huán)加減法計(jì)數(shù);

  4、0,20H,40H,60H,80H,A0H,C0H,E0H編碼計(jì)數(shù)器。

  將計(jì)數(shù)器的八位輸出接到DAC的八位輸入,可以產(chǎn)生四種波形(頻率相同):

  1、遞增斜波;

  2、遞減斜波;

  3、三角波;

  4、遞增階梯波;

  本實(shí)驗(yàn)完全用硬件描述語言實(shí)現(xiàn),參考AHDL源程序

  t11.tdf

  SUBDESIGN t11

 ?。?/p>

  clk,reset,model[1..0]: INPUT;

  daout[7..0]: OUTPUT;

  )

  VARIABLE

  count[7..0],subadd :DFF;

  -- subadd :NODE;

  BEGIN

  count[].clk=clk;

  count[].clrn=reset;

  subadd.clk=clk;

  subadd.clrn=reset;

  daout[]=count[].q;

  -- sa[]=subadd[].q;

  CASE model[] IS

  WHEN 0 =》

  count[].d=count[].q+1;

  WHEN 1 =》

  count[].d=count[].q-1;

  WHEN 2 =》

  IF(subadd.q==GND) THEN

  count[].d=count[].q+1;

  IF(count[].q == 254) THEN

  subadd.d=VCC;

  ELSE

  subadd.d=GND;

  END IF;

  ELSE

  count[].d=count[].q-1;

  IF(count[].q 《= 1) THEN

  subadd.d=GND;

  ELSE

  subadd.d=VCC;

  END IF;

  END IF;

  WHEN 3 =》

  count[].d=count[].q+H“20”;

  END CASE;

  END;

非常好我支持^.^

(0) 0%

不好我反對

(0) 0%

      發(fā)表評論

      用戶評論
      評價:好評中評差評

      發(fā)表評論,獲取積分! 請遵守相關(guān)規(guī)定!

      ?