異構(gòu)架構(gòu)迅速發(fā)展，依靠編譯器來挖掘應(yīng)用程序的數(shù)據(jù)局部性、充分發(fā)揮加速設(shè)備片上cache的硬件優(yōu)勢，是十分重要的．然而，傳統(tǒng)的重用距離在異構(gòu)背景下面臨平臺差異性挑戰(zhàn)，缺乏統(tǒng)一的計(jì)算框架．為了更好地刻畫和優(yōu)化異構(gòu)程序的局部性，建立了一個多平臺統(tǒng)一的重用距離計(jì)算機(jī)制和數(shù)據(jù)布局優(yōu)化框架．該框架根據(jù)應(yīng)用在異構(gòu)架構(gòu)下的并行執(zhí)行方式，從統(tǒng)計(jì)平均的角度提出了放松重用距離，并以O(shè)penCL程序?yàn)槔o出了它的計(jì)算方法，為多平臺數(shù)據(jù)布局優(yōu)化決策提供統(tǒng)一的依據(jù)．為了驗(yàn)證該方法的有效性，在Intel Xeon Phi，AMD Opteron CPU，Tilera　TileGX-36這3個平臺上進(jìn)行了實(shí)驗(yàn)，結(jié)果表明，該方法在多平臺上可獲得至少平均1.14x的加速比．