1983年的一個晴朗的午后，在美國的某個地方，作為今后半導體產(chǎn)業(yè)的專利巨頭的IBM似乎從來沒有預料到自己會發(fā)明今后世界上最賺錢的專利之一。

這一技術(shù)至今已經(jīng)成為半導體產(chǎn)業(yè)中的核心專利，每年能夠為IBM貢獻數(shù)十億美元的專利費。

它就是CMP硅片平坦化技術(shù)。

CMP硅片平坦化技術(shù)是什么？

隨著電子產(chǎn)業(yè)、半導體產(chǎn)業(yè)的不斷發(fā)展，產(chǎn)業(yè)對于半導體硅片、陶瓷以及光學玻璃表面的質(zhì)量和加工精度提出了更高的要求。

這種要求推動著研究方向朝著高精密度、高集成度和高性能的方向迅速發(fā)展。但是，眾所周知，芯片在生產(chǎn)過程中會自然而然的形成臺階，同時隨著層數(shù)的增加，表面起伏的情況會愈加明顯。

這種起伏非常不利于垂直方向的工藝的發(fā)展，尤其是對光刻過程產(chǎn)生加大的影響。

這就對材料表面平坦化的技術(shù)以及磨料的性質(zhì)及其制備方法提出了新的要求，也就誕生了平臺化技術(shù)這一概念。

簡單來說，平臺化技術(shù)，就是使晶片表面保持平整平坦的工藝。

常見的傳統(tǒng)平面化技術(shù)很多，如熱流法，旋轉(zhuǎn)玻璃法，回蝕法，電子環(huán)繞共振法，選擇淀積，低壓CVD，等離子增強CVD,淀積-腐蝕-淀積法等。

但是，傳統(tǒng)的平坦化技術(shù)有一個巨大的缺陷，僅僅能夠?qū)崿F(xiàn)局部平坦化（使硅片上的局部趨于實現(xiàn)平坦化），但是當最小特征尺寸達到0.25μm以下時，必須進行全局平坦化。而之前提到的傳統(tǒng)的平坦化技術(shù)，都屬于局部平面化工藝，不能做到全局平面化。

具體來看，CMP技術(shù)對于器件制造具有以下優(yōu)點：

首先，提高器件平面的總體平面度。

其次，改善金屬臺階覆蓋及其相關(guān)的可靠性，CMP能夠顯著的提高芯片測試中的圓片成品率。

最后，CMP允許所形成的器件具有更高的縱橫比，使更小的芯片尺寸增加層數(shù)成為可能。

CMP硅片平坦化技術(shù)的由來

CMP技術(shù)最早出現(xiàn)是在1965年，Walsh與Herzog提出了以二氧化硅為拋光漿料的化學機械拋光技術(shù)（CMP）。

在此之前，半導體基片的拋光主要以機械拋光為主，采用諸如氧化鎂、氧化鋯等機械拋光方法，得到的表面損傷極其嚴重。

而運用CMP硅片平坦化技術(shù)能夠極大的提高拋光精度、拋光速率和拋光破壞深度等方面，而且加工方法簡單，成本低廉，也是目前唯一能夠?qū)崿F(xiàn)全局平坦化的技術(shù)。

不過在CMP技術(shù)出現(xiàn)的前20年，追逐只是用于獲取高質(zhì)量的玻璃表面，如軍用望遠鏡等應用，并沒有被應用到半導體領(lǐng)域，一方面是因為當時半導體產(chǎn)業(yè)處于剛剛起步階段，對于平坦化的要求不高，另一方面則是因為半導體工藝制程還沒有發(fā)展到需要大規(guī)模使用這一工藝的程度。

但是隨著半導體產(chǎn)品的核心部件不斷向著小型化、高密度和高運轉(zhuǎn)速度發(fā)展，集成電路的線寬也逐漸縮小，從1995年的0.35μm，發(fā)展到1998年的0.18μm，并向著0.13μm不斷細化的過程中，平坦化所帶來的困擾就愈加明顯。

為了解決半導體工藝中遇到的一系列問題，IBM在1983年將CMP技術(shù)引入到了半導體制造過程中，發(fā)明了著名的CMP制程，也就是如今的CMP硅片平坦化技術(shù)。

但是在CMP制程發(fā)明的前幾年里，IBM并沒有很快將這樣制程應用到實際的生產(chǎn)當中，究其原因就是在于CMP制程的不成熟和相關(guān)材料的試行。

因此，1986年，氧化硅CMO開始試行，1988年，金屬鎢CMP開始試行上線。

直到此時，IBM公司才真正放心將CMP技術(shù)工藝運用到實際的生產(chǎn)中，并于1988年推出了運用CMP工藝的4Mb DRAM器件。

CMP硅片平坦化技術(shù)的原理

如之前所說，CMP技術(shù)的主要目的就是消除芯片表面的高點及波浪形。

那么在實際工作的過程中，CMP利用將圓晶圓片在研磨漿的存在下相對于一個拋光墊旋轉(zhuǎn)，并施加一定的壓力，借助機械磨削及化學腐蝕作用來完成拋光。

一般來看，CMP技術(shù)所采用的設(shè)備及消耗品包括：CMP設(shè)備，研漿，拋光墊，后CMP清洗設(shè)備，拋光終點檢測及工藝控制設(shè)備，研漿分布系統(tǒng)，廢物處理和檢測設(shè)備等。

其中研漿和拋光墊屬于消耗品，其余為拋光及輔助設(shè)備。

如果把CMP的全套工藝比作打仗用兵，那么CMP工藝中的耗材，特別是研漿的選擇無疑是“運用之妙”的關(guān)鍵所在。

所以，研漿是CMP的關(guān)鍵要素之一，其性能直接影響拋光后表面的質(zhì)量。

從籍籍無名到聞名天下

雖然在半導體領(lǐng)域，IBM是一家半導體技術(shù)領(lǐng)先公司，并以輸出技術(shù)及提供服務平臺而聞名。觀察到它與Chartered，Samsung，AMD等有很長的技術(shù)合作歷程。它開發(fā)了許多專利技術(shù)，大多非自用，而是作為技術(shù)輸出。

對于CMP技術(shù)的態(tài)度，IBM也是一樣。

在1988年實現(xiàn)生產(chǎn)之后，雖然IBM在1991年的時候再一次成功的將CMP技術(shù)應用到64Mb DRAM的生產(chǎn)中，但是在此之前的1990年，IBM就已經(jīng)將CMP技術(shù)工藝轉(zhuǎn)讓給了Micro Technology公司，然后才在1991年與Motorola公司聯(lián)合開發(fā)了這款產(chǎn)品。

但是不可否認的是，也正是這一產(chǎn)品的推出，標志著CMP技術(shù)從實踐中發(fā)展了起來，并順利的在全世界的各種會議和研究報告中傳播，從而逐步走向工業(yè)化生產(chǎn)。

1992年6月，在美國召開的第九屆國際VMIC會議上，IBM和Micro Technology聯(lián)合發(fā)售CMP技術(shù)作為半導體多層膜的平坦化技術(shù)，引起了半導體領(lǐng)域加工者的矚目。

此后，CMP第一次出現(xiàn)在SIA的Roadmap中，廣泛的被美國廠商所采用，并逐步被歐洲，日本，亞太地區(qū)的廠商所接納。

1994年，***的半導體生產(chǎn)廠第一次開始將化學機械研磨應用于生產(chǎn)中。

1996年，日本主要的10家IC制造廠有7家將CMP技術(shù)引入IC生產(chǎn)線，在生產(chǎn)0.35μm器件的時候使用CMP工藝。

自1996年后，STI CMP、PSP、W-CMP相繼發(fā)展并日趨成熟。韓國和***也開始CMP在內(nèi)的亞微米技術(shù)。

不難發(fā)現(xiàn)，在最初的幾年之中，CMP的研究開發(fā)工作主要以美國為主的聯(lián)合體SEMATECH為主，逐漸延伸至歐洲聯(lián)合體JESSI，法國研究公司LETI和CNET，德國FRAUNHOFEI研究所等等。

CMP發(fā)展的三個階段

大致來說，CMP技術(shù)發(fā)展歷程可以分為三個階段：

第一階段，銅布線工藝出現(xiàn)之前，主要研磨材料為鎢和氧化物。

第二階段，1997年至2000年，銅鑲嵌技術(shù)出現(xiàn)，從0.25μm節(jié)點計入0.13μm節(jié)點。

第三階段，90-65nm節(jié)點，采用銅互連和低K介質(zhì)，研磨對象為銅互連曾，層間絕緣膜和減溝道隔離。

目前，CMP技術(shù)已經(jīng)發(fā)展成以化學機械拋光機為主體，集在線檢測、終點檢測、清洗等技術(shù)于一體的CMP技術(shù)，是集成電路向微細化、多層化、薄型化、平坦化工藝發(fā)展的產(chǎn)物。同時也是晶圓由200mm向300mm乃至更大直徑過渡、提高生產(chǎn)率、降低制造成本、襯底全局平坦化所必需的工藝技術(shù)。

CMP依然存在問題

盡管CMP技術(shù)的發(fā)展速度很快，但是目前對于CMP技術(shù)的了解還處于定性的幾段，需要解決的理論和技術(shù)問題還有很多。

如對于拋光闡述對平面度的影響，拋光墊，漿料之間的相互作用，漿料化學性質(zhì)對各種CMP參數(shù)的影響及其機理了解甚少。

以漿料為例，漿料研究的最終目的是找到化學作用和機械作用的最佳結(jié)合，以致能獲得去除速率高、平面度好、膜厚均勻性好及選擇性高的拋光漿料。此外還要考慮易清洗性、對設(shè)備的腐蝕性、廢料的處理費用及安全性等問題。這些都仍然處于定性階段。

具體來說，CMP還存在以下問題：

首先，CMP加工過程的控制還停留在半經(jīng)驗階段，難以保證表面的高精度和平整度加工要求。

其次，CMP工藝的復雜性影響因素的多樣性增加了問題的研究難度。

最后，CMP加工材料去除、拋光缺陷機理、拋光過程中納米粒子的運動規(guī)律及行為以及CMP工藝方面的實際問題還沒有完全弄清楚。

如何定量的確定最佳的CMP工藝、系統(tǒng)的研究CMP工藝參數(shù)、建立完善的CMP理論模型、滿足各種大型集成電路對CMP工藝的不同要求，是目前研究CMP技術(shù)的重大課題。

而半導體業(yè)界對于CMP工藝也有相應的“潛規(guī)則”，即CMP工藝后的器件材料損耗要小于整個器件厚度的10%。也就是說slurry不僅要使材料被有效去除，還要能夠精準的控制去除速率和最終效果。隨著器件特征尺寸的不斷縮小，缺陷對于工藝控制和最終良率的影響愈發(fā)的明顯，致命缺陷的大小至少要求小于器件尺寸的50%。

降低缺陷是CMP工藝，乃至整個芯片制造的永恒話題。

CMP的未來是集成電路的未來

隨著集成電路的高密度花、微細化和高速化，CMP在集成電路中的應用，傳統(tǒng)的平坦化工藝已經(jīng)達到了極限，因此需要加大對于新的平坦化方法的研究。

對于目前的中國半導體產(chǎn)業(yè)來說，如果要想進一步發(fā)展用于各種高性能和特殊用途的集成電路的制造，就需要明白超精細表面全局平面化技術(shù)已經(jīng)成為最重要的半導體技術(shù)，也是參與國際競爭的關(guān)鍵技術(shù)，其增長勢頭和發(fā)展前景非?？陀^。

深入研究和發(fā)展CMP技術(shù)，并形成擁有自主知識產(chǎn)權(quán)的材料和工藝，將進一步提高我國的國際地位，促進我國集成電路產(chǎn)業(yè)的良性發(fā)展！