一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于平衡PCB層疊設(shè)計(jì)方法介紹

aMRH_華強(qiáng)P ? 來源:djl ? 作者:華強(qiáng)PCB ? 2019-08-12 15:54 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

如果布線不需要額外的層,為什么還要用它呢?難道減少層不會(huì)讓電路板更薄嗎?如果電路板少一層,難道成本不是更低么?但是,在一些情況下,增加一層反而會(huì)降低費(fèi)用。

PCB板有兩種不同的結(jié)構(gòu):核芯結(jié)構(gòu)和敷箔結(jié)構(gòu)。

在核芯結(jié)構(gòu)中,PCB板中的所有導(dǎo)電層敷在核芯材料上;而在敷箔結(jié)構(gòu)中,只有PCB板內(nèi)部導(dǎo)電層才敷在核芯材料上,外導(dǎo)電層用敷箔介質(zhì)板。所有的導(dǎo)電層通過介質(zhì)利用多層層壓工藝粘合在一起。

核材料就是工廠中的雙面敷箔板。因?yàn)槊總€(gè)核有兩個(gè)面,全面利用時(shí),PCB板的導(dǎo)電層數(shù)為偶數(shù)。為什么不在一邊用敷箔而其余用核結(jié)構(gòu)呢?其主要原因是:PCB板的成本及PCB板的彎曲度。

偶數(shù)層PCB板的成本優(yōu)勢(shì)

因?yàn)樯僖粚咏橘|(zhì)和敷箔,奇數(shù)PCB板原材料的成本略低于偶數(shù)層PCB。但是奇數(shù)層PCB板的加工成本明顯高于偶數(shù)層PCB板。內(nèi)層的加工成本相同;但敷箔/核結(jié)構(gòu)明顯的增加外層的處理成本。

奇數(shù)層PCB板需要在核結(jié)構(gòu)工藝的基礎(chǔ)上增加非標(biāo)準(zhǔn)的層疊核層粘合工藝。與核結(jié)構(gòu)相比,在核結(jié)構(gòu)外添加敷箔的工廠生產(chǎn)效率將下降。在層壓粘合以前,外面的核需要附加的工藝處理,這增加了外層被劃傷和蝕刻錯(cuò)誤的風(fēng)險(xiǎn)。

平衡結(jié)構(gòu)避免彎曲

不用奇數(shù)層 設(shè)計(jì)PCB板的最好的理由是:奇數(shù)層PCB板容易彎曲。當(dāng)PCB板在多層電路粘合工藝后冷卻時(shí),核結(jié)構(gòu)和敷箔結(jié)構(gòu)冷卻時(shí)不同的層壓張力會(huì)引起PCB板彎曲。隨著電路板厚度的增加,具有兩個(gè)不同結(jié)構(gòu)的復(fù)合PCB板彎曲的風(fēng)險(xiǎn)就越大。消除PCB板彎曲的關(guān)鍵是采用平衡的層疊。盡管一定程度彎曲的PCB板達(dá)到規(guī)范要求,但后續(xù)處理效率將降低,導(dǎo)致成本增加。因?yàn)檠b配時(shí)需要特別的設(shè)備和工藝,元器件放置準(zhǔn)確度降低,故將損害質(zhì)量。

使用偶數(shù)層PCB板

當(dāng)設(shè)計(jì)中出現(xiàn)奇數(shù)層PCB板時(shí),用以下幾種方法可以達(dá)到平衡層疊、降低PCB板制作成本、避免PCB板彎曲。以下幾種方法按優(yōu)選級(jí)排列。

1、一層信號(hào)層并利用。如果設(shè)計(jì)PCB板的電源層為偶數(shù)而信號(hào)層為奇數(shù)可采用這種方法。增加的層不增加成本,但卻可以縮短交貨時(shí)間、改善PCB板質(zhì)量。

2、增加一附加電源層。如果設(shè)計(jì)PCB板的電源層為奇數(shù)而信號(hào)層為偶數(shù)可采用這種方法。一個(gè)簡(jiǎn)單的方法是在不改變其他設(shè)置的情況下在層疊中間加一地層。先按奇數(shù)層PCB板布線,再在中間復(fù)制地層,標(biāo)記剩余的層。這和加厚地層的敷箔的電氣特性一樣。

3、在接近PCB層疊中央添加一空白信號(hào)層。這種方法最小化層疊不平衡性,改善PCB板的質(zhì)量。先按奇數(shù)層布線,再添加一層空白信號(hào)層,標(biāo)記其余層。在微波電路和混合介質(zhì)(介質(zhì)有不同介電常數(shù))電路中采用。

平衡層疊PCB優(yōu)點(diǎn):成本低、不易彎曲、縮短交貨時(shí)間、保證質(zhì)量。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電路板
    +關(guān)注

    關(guān)注

    140

    文章

    5130

    瀏覽量

    102556
  • 介質(zhì)
    +關(guān)注

    關(guān)注

    0

    文章

    142

    瀏覽量

    18851
  • PCB層疊
    +關(guān)注

    關(guān)注

    0

    文章

    5

    瀏覽量

    1347
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    PCB層疊結(jié)構(gòu)設(shè)計(jì)的先決條件

    )出發(fā),深入探討PCB多層板的層疊結(jié)構(gòu)設(shè)計(jì)的先決條件。 一、Core和PP的簡(jiǎn)要介紹 Core是PCB多層板的核心組成部分,它的兩個(gè)表層都鋪有銅箔,可作為信號(hào)層、電源層、地層等導(dǎo)電層。
    的頭像 發(fā)表于 06-06 15:37 ?368次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>層疊</b>結(jié)構(gòu)設(shè)計(jì)的先決條件

    高層數(shù)層疊結(jié)構(gòu)PCB的布線策略

    高層數(shù) PCB 的布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號(hào),從低速數(shù)字接口到具有不同信號(hào)完整性要求的多個(gè)高速數(shù)字接口。從布線規(guī)劃和為各接口分配信號(hào)層的角度來看,這無疑是一項(xiàng)極具挑戰(zhàn)性的任務(wù)。
    的頭像 發(fā)表于 05-07 14:50 ?615次閱讀
    高層數(shù)<b class='flag-5'>層疊</b>結(jié)構(gòu)<b class='flag-5'>PCB</b>的布線策略

    不可忽視!四層PCB打樣設(shè)計(jì)中的關(guān)鍵細(xì)節(jié)大盤點(diǎn)!

    現(xiàn)代電子產(chǎn)品設(shè)計(jì)的主流選擇。 四層PCB打樣設(shè)計(jì)中的不可忽視細(xì)節(jié) 1. 層疊設(shè)計(jì)的合理性 概念:四層PCB層疊結(jié)構(gòu)通常由兩層信號(hào)層和兩層電源/接地層組成。
    的頭像 發(fā)表于 03-04 09:25 ?318次閱讀

    平衡電阻大小如何確定,平衡電阻阻值大小的選擇原則

    為之,而是需要依據(jù)一系列的原則和方法來確定。本文將深入探討平衡電阻大小的確定方法以及阻值選擇的原則,為電子工程師提供有價(jià)值的參考。
    的頭像 發(fā)表于 01-30 14:33 ?1799次閱讀

    平衡電阻器可以改為不平衡

    電阻器改為不平衡電阻器呢?本文將深入探討這一問題,分析平衡電阻器的工作原理、不平衡電阻器的特點(diǎn),以及將平衡電阻器改為不平衡電阻器的可能性和
    的頭像 發(fā)表于 01-30 14:31 ?1165次閱讀

    PCB 設(shè)計(jì)規(guī)則、層疊結(jié)構(gòu)的導(dǎo)入/導(dǎo)出

    : 物理疊層 首先需要關(guān)注的是“物理層疊”。在這里,你要選擇 PCB 的層數(shù)及層疊結(jié)構(gòu);如果需要做阻抗,還需要關(guān)注 Core 和 Prepreg 的 厚度: ? 最下方會(huì)計(jì)算出層疊的總
    的頭像 發(fā)表于 12-17 11:20 ?2349次閱讀
    <b class='flag-5'>PCB</b> 設(shè)計(jì)規(guī)則、<b class='flag-5'>層疊</b>結(jié)構(gòu)的導(dǎo)入/導(dǎo)出

    KM動(dòng)平衡儀使用指南介紹#動(dòng)平衡儀#動(dòng)平衡校正

    平衡
    KM預(yù)測(cè)性維護(hù)專家
    發(fā)布于 :2024年11月20日 10:57:03

    PCB淚滴原理、作用及設(shè)計(jì)

    今天主要給大家簡(jiǎn)單介紹一下:PCB 淚滴。主要是關(guān)于:什么是PCB 淚滴?PCB淚滴有幾種?PCB
    的頭像 發(fā)表于 11-19 11:07 ?2908次閱讀
    <b class='flag-5'>PCB</b>淚滴原理、作用及設(shè)計(jì)

    動(dòng)平衡校正和振動(dòng)測(cè)量有關(guān)嗎?

    動(dòng)平衡校正和振動(dòng)測(cè)量有關(guān)嗎?動(dòng)平衡和測(cè)量振動(dòng)是相關(guān)但不同的概念。振動(dòng)檢測(cè)是一種通過監(jiān)測(cè)機(jī)械系統(tǒng)的振動(dòng)來識(shí)別問題的方法。它涉及測(cè)量振動(dòng)的振幅、頻率、相位和譜分析等參數(shù)。動(dòng)平衡是一種專門針
    的頭像 發(fā)表于 10-18 11:21 ?477次閱讀
    動(dòng)<b class='flag-5'>平衡</b>校正和振動(dòng)測(cè)量有關(guān)嗎?

    0.4mm層疊封裝(PoP)封裝的PCB組裝指南,第二部分

    電子發(fā)燒友網(wǎng)站提供《0.4mm層疊封裝(PoP)封裝的PCB組裝指南,第二部分.pdf》資料免費(fèi)下載
    發(fā)表于 10-15 11:33 ?0次下載
    0.4mm<b class='flag-5'>層疊</b>封裝(PoP)封裝的<b class='flag-5'>PCB</b>組裝指南,第二部分

    0.5mm層疊封裝應(yīng)用處理器的PCB設(shè)計(jì)指南,第一部分

    電子發(fā)燒友網(wǎng)站提供《0.5mm層疊封裝應(yīng)用處理器的PCB設(shè)計(jì)指南,第一部分.pdf》資料免費(fèi)下載
    發(fā)表于 10-14 11:15 ?3次下載
    0.5mm<b class='flag-5'>層疊</b>封裝應(yīng)用處理器的<b class='flag-5'>PCB</b>設(shè)計(jì)指南,第一部分

    0.5mm層疊封裝應(yīng)用處理器的PCB組裝指南,第II部分

    電子發(fā)燒友網(wǎng)站提供《0.5mm層疊封裝應(yīng)用處理器的PCB組裝指南,第II部分.pdf》資料免費(fèi)下載
    發(fā)表于 10-14 11:09 ?0次下載
    0.5mm<b class='flag-5'>層疊</b>封裝應(yīng)用處理器的<b class='flag-5'>PCB</b>組裝指南,第II部分

    平衡閥正確安裝使用方法介紹

    平衡閥是在水力工況下,起到動(dòng)態(tài)、靜態(tài)平衡調(diào)節(jié)的閥門。平衡閥可分為三種類型:靜態(tài)平衡閥、動(dòng)態(tài)平衡閥及壓差無關(guān)型
    的頭像 發(fā)表于 10-10 16:37 ?3843次閱讀
    <b class='flag-5'>平衡</b>閥正確安裝使用<b class='flag-5'>方法</b><b class='flag-5'>介紹</b>

    0.4毫米層疊封裝(PoP)的PCB設(shè)計(jì)指南,第一部分

    電子發(fā)燒友網(wǎng)站提供《0.4毫米層疊封裝(PoP)的PCB設(shè)計(jì)指南,第一部分.pdf》資料免費(fèi)下載
    發(fā)表于 09-19 11:00 ?0次下載
    0.4毫米<b class='flag-5'>層疊</b>封裝(PoP)的<b class='flag-5'>PCB</b>設(shè)計(jì)指南,第一部分

    電橋平衡的應(yīng)用、類型及測(cè)量方法

    電橋平衡是電路分析中的一個(gè)重要概念,它涉及到電路中電壓和電流的平衡狀態(tài)。 電橋平衡的定義 電橋平衡是指在一個(gè)電橋電路中,當(dāng)滿足一定條件時(shí),電橋的輸出電壓為零,即電橋兩端的電壓差為零。在
    的頭像 發(fā)表于 08-27 14:50 ?5746次閱讀