一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于晶片封裝的過程解析

M93f_興芯微 ? 來源:djl ? 2019-08-25 09:36 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

目前常見的封裝有兩種,一種是電動玩具內(nèi)常見的,黑色長得像蜈蚣的 DIP 封裝,另一為購買盒裝 CPU 時常見的 BGA 封裝。

告訴你什么是封裝

經(jīng)過漫長的流程,從設(shè)計到制造,終于獲得一顆 IC 芯片了。然而一顆芯片相CPU 使用的 PGA(Pin Grid Array;Pin Grid Array)或是 DIP 的改良版 QFP(塑料方形扁平封裝)等。因?yàn)橛刑喾N封裝法,以下將對 DIP 以及 BGA 封裝做介紹。

傳統(tǒng)封裝,歷久不衰

首先要介紹的是雙排直立式封裝(Dual Inline Package;DIP),從下圖可以看到采用此封裝的 IC 芯片在雙排接腳下,看起來會像條黑色蜈蚣,讓人印象深刻。此封裝法為最早采用的 IC 封裝技術(shù),具有成本低廉的優(yōu)勢,適合小型且不需接太多線的芯片。但是,因?yàn)榇蠖嗖捎玫氖撬芰希嵝Ч^差,無法滿足現(xiàn)行高速芯片的要求。因此,使用此封裝的,大多是歷久不衰的芯片,如下圖中的 OP741,或是對運(yùn)作速度沒那么要求且芯片較小、接孔較少的 IC 芯片。

至于球格陣列(Ball Grid Array,BGA)封裝,和 DIP 相比封裝體積較小,可輕易的放入體積較小的裝置中。此外,因?yàn)榻幽_位在芯片下方,和 DIP 相比,可容納更多的金屬接腳。相當(dāng)適合需要較多接點(diǎn)的芯片。然而,采用這種封裝法成本較高且連接的方法較復(fù)雜,因此大多用在高單價的產(chǎn)品上。

▲ 左圖為采用 BGA 封裝的芯片。右圖為使用覆晶封裝的 BGA 示意圖。

行動裝置興起,新技術(shù)躍上舞臺

然而,使用以上這些封裝法,會耗費(fèi)掉相當(dāng)大的體積。像現(xiàn)在的行動裝置、穿戴裝置等,需要相當(dāng)多種元件,如果各個元件都獨(dú)立封裝,組合起來將耗費(fèi)非常大的空間,因此目前有兩種方法,可滿足縮小體積的要求,分別為 SoC(System On Chip)以及 SiP(System In Packet)。

智能手機(jī)剛興起時,在各大財經(jīng)雜志上皆可發(fā)現(xiàn) SoC 這個名詞,然而 SoC 究竟是什么東西?簡單來說,就是將原本不同功能的 IC,整合在一顆芯片中。根據(jù)這個方法,不單可以縮小體積,還可以縮小不同 IC 間的距離,提升芯片的計算速度。至于制作方法,便是在 IC 設(shè)計階段時,將各個不同的 IC 放在一起,再透過先前介紹的設(shè)計流程,制作成一張光罩。

然而,SoC 并非只有優(yōu)點(diǎn),要設(shè)計一顆 SoC 需要相當(dāng)多的技術(shù)配合。IC 芯片各自封裝時,各有封裝外部保護(hù),且 IC 與 IC 間的距離較遠(yuǎn),比較不會發(fā)生交互干擾的情形。但是,當(dāng)將所有 IC 都包裝在一起時,就是噩夢的開始。IC 設(shè)計廠要從原先的單純設(shè)計 IC,變成了解并整合各個功能的 IC,增加工程師的工作量。此外,也會遇到很多的狀況,像是通訊芯片的高頻訊號可能會影響其他功能的 IC 等情形。

此外,SoC 還需要獲得其他廠商的 IP(intellectual property)授權(quán),才能將別人設(shè)計好的元件放到 SoC 中。因?yàn)橹谱?SoC 需要獲得整顆 IC 的設(shè)計細(xì)節(jié),才能做成完整的光罩,這同時也增加了 SoC 的設(shè)計成本。

折衷方案,SiP 現(xiàn)身

作為替代方案,SiP 躍上整合芯片的舞臺。和 SoC 不同,它是購買各家的 IC,在最后一次封裝這些 IC,如此便少了 IP 授權(quán)這一步,大幅減少設(shè)計成本。此外,因?yàn)樗鼈兪歉髯元?dú)立的 IC,彼此的干擾程度大幅下降。

采用 SiP 技術(shù)的產(chǎn)品,最著名的非 Apple Watch 莫屬。因?yàn)?Watch 的內(nèi)部空間太小,它無法采用傳統(tǒng)的技術(shù),SoC 的設(shè)計成本又太高,SiP 成了首要之選。由于 SiP 技術(shù),不單可縮小體積,還可拉近各個 IC 間的距離,成為可行的折衷方案。下圖便是 Apple Watch 芯片的結(jié)構(gòu)圖,可以看到相當(dāng)多的 IC 包含在其中。

關(guān)于晶片封裝的過程解析

▲ Apple Watch 中采用 SiP 封裝的 S1 芯片內(nèi)部配置圖

完成封裝后,便要進(jìn)入測試的階段,在這個階段便要確認(rèn)封裝完的 IC 是否有正常的運(yùn)作,正確無誤之后便可出貨給組裝廠,做成我們所見的電子產(chǎn)品。至此,半導(dǎo)體產(chǎn)業(yè)便完成了整個生產(chǎn)的任務(wù)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    459

    文章

    52464

    瀏覽量

    440231
  • 智能手機(jī)
    +關(guān)注

    關(guān)注

    66

    文章

    18621

    瀏覽量

    183740
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    LED小芯片封裝技術(shù)難點(diǎn)解析

    本文從關(guān)于固晶的挑戰(zhàn)、如何選用鍵合線材、瓷嘴與焊線參數(shù)等幾個方面向大家闡述在微小化的趨勢下關(guān)于LED小芯片封裝技術(shù)難點(diǎn)解析。
    發(fā)表于 03-17 14:29 ?4137次閱讀

    晶片邊緣蝕刻機(jī)及其蝕刻方法

      晶片邊緣的蝕刻機(jī)臺,特別是能有效地蝕刻去除晶片邊緣劍山的一種蝕刻機(jī),在動態(tài)隨機(jī)存取存儲單元(dynamic random access memory,DRAM)的制造過程中,為了提高產(chǎn)率,便采用
    發(fā)表于 03-16 11:53

    倒裝芯片和晶片封裝技術(shù)及其應(yīng)用

    發(fā)展趨勢的推動下,制造商開發(fā)出更小的封裝類型。最小的封裝當(dāng)然是芯片本身,圖1描述了IC從晶片到單個芯片的實(shí)現(xiàn)過程,圖2為一個實(shí)際的晶片
    發(fā)表于 08-27 15:45

    倒裝晶片的定義

    晶片電氣面朝上,而倒裝晶片的電氣面朝下,相當(dāng)于將前者翻轉(zhuǎn)過來, 故稱其為“倒裝晶片”。在晶圓盤(Waff1∝)上晶片植完球后,需要將其翻轉(zhuǎn),送入貼片機(jī),便于貼裝,也由 于這一翻轉(zhuǎn)
    發(fā)表于 11-22 11:01

    Maxim晶片封裝安裝指南

    摘要:晶片封裝(WLP)允許集成電路(IC)面向下安裝在印刷電路板(PCB)上,芯片的焊盤通過單獨(dú)的焊點(diǎn)與PCB連接。本文討論了晶片封裝技術(shù)及其優(yōu)勢,描述了Maxim WLP的PC
    發(fā)表于 04-21 11:36 ?1853次閱讀

    晶片封裝技術(shù)應(yīng)用手冊

    國際整流器公司的晶片封裝(Wafer Level Package)器件將最近的芯片設(shè)計與最新的封裝技術(shù)結(jié)合使具有最可能小的體積。首先使用WLP 技術(shù)的產(chǎn)品是HEXFET 功率MOSFET 器件的FlipFET 系列,F(xiàn)lipF
    發(fā)表于 05-19 18:18 ?0次下載
    <b class='flag-5'>晶片</b>級<b class='flag-5'>封裝</b>技術(shù)應(yīng)用手冊

    電源設(shè)計過程解析

    本內(nèi)容介紹了電源設(shè)計過程解析
    發(fā)表于 05-31 17:21 ?530次下載
    電源設(shè)計<b class='flag-5'>過程</b>全<b class='flag-5'>解析</b>

    關(guān)于黑客滲透思路解析

    關(guān)于黑客滲透思路解析
    發(fā)表于 09-07 09:47 ?18次下載
    <b class='flag-5'>關(guān)于</b>黑客滲透思路<b class='flag-5'>解析</b>

    芯片制造過程及硬件成本

    芯片制作完整過程包括芯片設(shè)計、晶片制作、封裝制作、成本測試等幾個環(huán)節(jié),其中晶片制作過程尤為的復(fù)雜。精密的芯片其制造
    的頭像 發(fā)表于 12-08 15:07 ?7904次閱讀

    芯片制造全過程簡述

    芯片制作完整過程大致包括:芯片設(shè)計、晶片制作、封裝制作、成本測試等幾個大環(huán)節(jié),其中晶片制作過程尤為的復(fù)雜。
    的頭像 發(fā)表于 12-09 15:09 ?4169次閱讀

    芯片制造全過程科普

    芯片制作完整過程包括芯片設(shè)計、晶片制作、封裝制作、測試等幾個環(huán)節(jié),其中晶片制作過程尤為的復(fù)雜。
    的頭像 發(fā)表于 12-10 09:47 ?4926次閱讀

    晶片清洗及其對后續(xù)紋理過程的影響

    殘留物由不同量的聚乙二醇或礦物油(切削液)、鐵和銅的氧化物、碳化硅和研磨硅,這些殘留物可以通過鋸切過程中產(chǎn)生的摩擦熱燒到晶片表面,為了去除這些殘留物,需要選擇正確的化學(xué)物質(zhì)來補(bǔ)充所使用的設(shè)備。 在晶片清洗并給予
    發(fā)表于 03-15 16:25 ?636次閱讀
    <b class='flag-5'>晶片</b>清洗及其對后續(xù)紋理<b class='flag-5'>過程</b>的影響

    LED封裝晶片便攜式推拉力測試機(jī)

    博森源LED封裝晶片便攜式推拉力測試機(jī)是一種非常實(shí)用的測試設(shè)備,可以方便地進(jìn)行LED封裝晶片的推拉力測試,從而保證LED產(chǎn)品的質(zhì)量。該測試機(jī)具有便攜式設(shè)計、數(shù)字顯示屏、高精度、高穩(wěn)定性
    的頭像 發(fā)表于 05-31 10:05 ?967次閱讀
    LED<b class='flag-5'>封裝</b><b class='flag-5'>晶片</b>便攜式推拉力測試機(jī)

    理解倒裝芯片和晶片封裝技術(shù)及其應(yīng)用

    產(chǎn)品小型化和更輕、更薄發(fā)展趨勢的推動下, 制造商開發(fā)出更小的封裝類型。最小的封裝當(dāng)然是芯片本身, 圖 1 描述了 IC 從晶片到單個芯片的實(shí)現(xiàn)過程, 圖 2 為一個實(shí)際的
    的頭像 發(fā)表于 12-14 17:03 ?809次閱讀
    理解倒裝芯片和<b class='flag-5'>晶片</b>級<b class='flag-5'>封裝</b>技術(shù)及其應(yīng)用

    保護(hù)半導(dǎo)體晶片的“封裝”—保護(hù)晶片避免氣體或液體侵入

    完成打線的半導(dǎo)體晶片,為了防止外界物理性接觸或污染的侵入,需要以包裝或是封裝材料密封。
    的頭像 發(fā)表于 04-28 14:28 ?1262次閱讀
    保護(hù)半導(dǎo)體<b class='flag-5'>晶片</b>的“<b class='flag-5'>封裝</b>”—保護(hù)<b class='flag-5'>晶片</b>避免氣體或液體侵入