加利福尼亞州圣何塞。“Mentor Graphics和Cadence Design Systems在PCB EDA調(diào)查中獲得了最高榮譽，但Agilent EEsof在客戶滿意度方面獲得了最高分。

EE Times委托進行的2004年研究收集三項研究的數(shù)據(jù)：IC EDA研究，這項PCB研究以及首次關于FPGA EDA工具使用的研究?？梢栽趀eDesign上找到FPGA和EDA研究的單獨摘要。

“2004”董事會研究“吸引了628名受訪者，其中436名來自北美，192名來自歐洲.55％的受訪者認為自己是設計工程師，27％是工程管理，6％是一般管理，4％是布局工程師，1％是CAD經(jīng)理和8％作為“其他人”。

百分之九十的受訪者表示他們參與了PCB設計，其余的則參與布局。

受訪者表示他們?yōu)楦鞣N各樣的應用程序。但是大多數(shù)受訪者為此創(chuàng)建了主板：工業(yè)控制，測試和測量市場;消費者和汽車市場;通訊設備制造商;以及軍事和航空航天。

研究發(fā)現(xiàn)，PCB設計團隊的平均規(guī)模是四名工程師，比去年的研究平均水平高一位。

百分之七十的受訪者表示PCB項目在三個月或更短時間內(nèi)完成，23％表示他們在4-6個月內(nèi)完成，4％在7到11個月內(nèi)完成，而3％表示他們的PCB設計需要“一到三年或更長時間才能完成”。完成PCB設計的中位數(shù)為8個月并未發(fā)生同比變化。

受訪者表示，總體設計時間的30％用于原理圖輸入，31％用于PCB布局，20％用于測試和制造支持，11％用于信號完整性分析，8％用于“熱/EMI”分析?！?/p>

該研究表明，每個系統(tǒng)設計平均有三個PCB，平均每個PCB有一個FPGA和一個ASIC。

根據(jù)該研究，北美PCB設計平均為7層，而歐洲PCB設計平均為5層。設計的平均時鐘速度為125 MHz，高于2003年的平均93 MHz。

平均而言，PCB設計中16％的網(wǎng)絡被認為是“高速”。

百分之五十表示他們計劃在2004年參與與2003年相同數(shù)量的PCB設計，20％表示“更多”，14％表示“更多”，而7％則表示會比去年少“少”，百分之九“少”。

49％的PCB受訪者表示他們的工具預算在2004年將與2003年相同.20％的人表示他們計劃今年花費更多，15％的人表示他們計劃花費更多更多“今年。 9％的人表示他們在工具上的花費會比去年少，7％的人表示他們在工具上的花費要比去年少得多。

63％的受訪者認為信號完整性是PCB設計中的“非常關鍵”問題。

在供應商中，安捷倫EEs的客戶滿意度最高，79％的受訪EEsof用戶表示他們對EEsof工具“非?！被颉坝悬c”滿意。

Mentor以75％的支持率排名第二，緊隨其后的是Cadence，滿意度為71％。根據(jù)該研究，該行業(yè)平均水平為65％。

Mentor Graphics在多個類別中獲得最高榮譽，包括：最佳售后支持，最佳文檔，最具道德規(guī)范的公司，與其他供應商工具的最佳集成，知識淵博的銷售代表和最佳培訓服務。

Cadence首先擔任：現(xiàn)任技術領導者，三年技術領導者以及對未來的最清晰愿景，以及其他優(yōu)惠。

與此同時，Cadence推出OrCAD，現(xiàn)在主要由經(jīng)銷商控制，也獲得了幾項最高榮譽，包括有競爭力的價格，供應商熟悉度，產(chǎn)品關聯(lián)，購買考慮因素和產(chǎn)品使用。