時序約束輔助工具
上面我們講的都是xdc文件的方式進(jìn)行時序約束,Vivado中還提供了兩種圖形界面的方式,幫我們進(jìn)行時序約束:時序約束編輯器(Edit Timing Constraints )和時序約束向?qū)В–onstraints Wizard)。兩者都可以在綜合或?qū)崿F(xiàn)后的Design中打開。
1. 時序約束編輯器
打開之后就可顯示出我們之前做的所有約束,當(dāng)然,還可以再添加、刪除或修改時序約束。
比如我們要新添加一個主時鐘,先選中左邊的Create Clock,再點(diǎn)擊+號添加約束,然后就會看到下面的界面,按下圖中步驟操作。
其中,選擇時鐘按鈕會彈出一個新的窗口,如下圖所示,我們只需根據(jù)時鐘名字進(jìn)行查找并選擇即可。
2. 時序約束向?qū)?/p>
時序約束向?qū)Э梢宰詣幼R別出未約束的主時鐘,我們把wave_gen工程的xdc文件中對clk2的時鐘約束注釋掉,重新綜合并實(shí)現(xiàn)后,打開時序約束向?qū)?,可以看到clk2被檢測出未約束,點(diǎn)擊編輯按鈕,設(shè)置參數(shù)后就可完成約束。
時序約束向?qū)凑罩鲿r鐘約束、衍生時鐘約束、輸入延遲約束、輸出延遲約束、時序例外約束、異步時鐘約束等的順序引導(dǎo)設(shè)計(jì)者創(chuàng)建約束。
-
時序約束
+關(guān)注
關(guān)注
1文章
118瀏覽量
13683 -
Vivado
+關(guān)注
關(guān)注
19文章
835瀏覽量
68778
發(fā)布評論請先 登錄
兩種驅(qū)動方式下永磁直線開關(guān)磁鏈電機(jī)的研究
FPGA時序約束之設(shè)置時鐘組

Vivado使用小技巧

使用IBIS模型進(jìn)行時序分析

Linux應(yīng)用層控制外設(shè)的兩種不同的方式

兩種常見的硬件消抖實(shí)現(xiàn)方式

評論