在某測(cè)試系統(tǒng)的開(kāi)發(fā)中，需要用數(shù)據(jù)總線來(lái)實(shí)現(xiàn)自動(dòng)測(cè)試設(shè)備（Automatic Test Equipment，簡(jiǎn)稱(chēng)，ATE）和被測(cè)單元（Unit Under Test，簡(jiǎn)稱(chēng)UUT）之間的串行通信。實(shí)際設(shè)計(jì)時(shí)，采用串行通信方式，以32位雙極性（±5V 歸零）串行碼（稱(chēng)之為一個(gè)代字）向UUT分時(shí)發(fā)送控制指令和狀態(tài)信息，同時(shí)接收U-UT送出的代字信息。文中對(duì)該電路的設(shè)計(jì)原理和部分軟件程序的實(shí)現(xiàn)方法做了詳細(xì)地介紹。

1 、50kHz時(shí)基信號(hào)發(fā)生器

由于在此測(cè)試系統(tǒng)中的通信均是以串行碼的形式進(jìn)行的，且數(shù)據(jù)傳輸?shù)乃俾蕿?0kbps，因此，設(shè)計(jì)時(shí)，采用了如圖1所示的550kHz時(shí)基信號(hào)發(fā)生器。

圖1中，SG8002是日本EPSON公司生產(chǎn)的可編程晶體振蕩器，其頻率穩(wěn)定性為±100ppm／（在-20℃-+70℃范圍內(nèi)）。該編程晶體振蕩器產(chǎn)生的1.2MHz脈沖信號(hào)經(jīng)54LSl07雙JK觸發(fā)器4分頻后可得到300kHz的方波。此方波輸出分兩路，一路經(jīng)54LSl07再次2分頻后形成150kHz信號(hào)CPl50，作為測(cè)試系統(tǒng)的自檢、外部檢定以及對(duì)該測(cè)試系統(tǒng)的測(cè)試擴(kuò)展；另一路則先經(jīng)4位移位寄存器54LS95后，再進(jìn)行6分頻，從而得到所需的50kHz時(shí)基信號(hào)CP50。

2 、32位單極性串行碼發(fā)送電路

32位單極性串行碼發(fā)送電路的主要作用是將PC／104總線的數(shù)據(jù)端口D0-D7送出的串行TTL電平經(jīng)54LS595移位鎖存至54LS95移位寄存器的Di輸入口，然后在并行置入脈沖C2下降沿的作用下打入到Qi輸出口，最后在32個(gè)串行右移脈沖CP1下降沿的作用下形成所需的、含有特定意義的32位單極性雙通道串行碼NHΦ．CHl和NHΦ．CH2。具體的電路實(shí)現(xiàn)原理如圖2所示。

3 、代宇發(fā)送允許信號(hào)形成電路

該電路以AT89C2051微處理器為控制核心將50kHz時(shí)基信號(hào)發(fā)生器產(chǎn)生的時(shí)基信號(hào)CP50進(jìn)行隔段取樣，以形成54LS95所需的串行右移脈沖CPl、并行置入脈沖C2及工作方式控制信號(hào)M。其電路原理如圖3所示。

圖3中，MAX813L芯片用于組成AT89C2051微處理器的復(fù)位監(jiān)控電路，同時(shí)此芯片也可充當(dāng)“看門(mén)狗”（WatchDog），以防止程序運(yùn)行時(shí)出現(xiàn)“飛跑”現(xiàn)象。50kHz的時(shí)基信號(hào)經(jīng)過(guò)AT89C2051的隔段取樣例程后可形成滿足圖4所示時(shí)序要求的采樣脈沖串CPl、C2及M。

下面是AT89C2051對(duì)50kHz時(shí)基信號(hào)的隔段取樣程序：

ORG 0000H

START： SETB P1.7

CLR P1.0

CLR P1.2

CLR p1.3 CPL P3.1

MOV R0，#00H

DELAY： MOV TMOD，#01H

SETB TR0

MOV A，#32H

DELAY1： MOVTHO，#0B1H

MOV TL0，#0EOH

DELAY2： JNB TF0，DELAY2

CLR TF0

CPL P3.1

DEC A

DJNE A，#00H，DELAY1

LOOP1： JNB P1.7，LOOPl

LOOP2： JB P1.7，LDOP2

INC R0［page］

CJNE R0，#02H，LOOP3

SETB P1.2

LOOP3： JNB P1.7，LOOP3

SETB P1.3

LOOP4： JB Pl.7，LOOP4

CLR P1.3

INC R0

LOOP5： JNB Pl.7，LOOP5

LOOP6： JB P1.7，LOOP6

CLR P1.2

INC R0

SETB P1.0

LOOP7： JNB P1.7，LOOP7

LOOP8： P1.7，LOOP8

INC R0

CJNE R0，#24H，LOOP7

CLR P1.0

CPL P3.1

MOV R0，# 00H

SJMP LOOPl

END

4 、單／雙極性變換電路

單／雙極性變換電路主要是由電平匹配器1、電平匹配器2、反相加法器以及功率放大器等4部分組成，具體的電路原理如圖5所示。

該電路的基本工作原理是將32位單極性串行碼發(fā)送電路產(chǎn)生的雙通道互補(bǔ)對(duì)稱(chēng)串行碼NHΦCH1和NHΦ．CH2信號(hào)送電子匹配器1和2進(jìn)行處理，以形成反相加法器所需的輸入信號(hào)Vol和V02，然后將Vol、V02以及補(bǔ)償電子信號(hào)Vr經(jīng)加法器線性疊加以得到雙極性串行碼“雙絞a”信號(hào)。由于“雙絞a”信號(hào)功率較小，不能直接驅(qū)動(dòng)被測(cè)設(shè)備的內(nèi)部電路，故需將其再進(jìn)行一級(jí)功率放大以滿足實(shí)際需要。

在圖5中，電平匹配器、反相加法器均采用OPA689高精度高速集成運(yùn)放芯片，而功率放大器則采用大功率高頻功放芯片BUF634。

圖6所示是單極性-雙極型串行碼的極性變換邏輯及時(shí)序關(guān)系。

責(zé)任編輯：gt