FPGA 器件屬于專用集成電路中的一種半定制電路，是可編程的邏輯列陣，能夠有效的解決原有的器件門電路數(shù)較少的問題。FPGA 的基本結(jié)構(gòu)包括可編程輸入輸出單元，可配置邏輯塊，數(shù)字時鐘管理模塊，嵌入式塊RAM，布線資源，內(nèi)嵌專用硬核，底層內(nèi)嵌功能單元。由于FPGA具有布線資源豐富，可重復(fù)編程和集成度高，投資較低的特點，在數(shù)字電路設(shè)計領(lǐng)域得到了廣泛的應(yīng)用。FPGA的設(shè)計流程包括算法設(shè)計、代碼仿真以及設(shè)計、板機調(diào)試，設(shè)計者以及實際需求建立算法架構(gòu)，利用EDA建立設(shè)計方案或HD編寫設(shè)計代碼，通過代碼仿真保證設(shè)計方案符合實際要求，最后進行板級調(diào)試，利用配置電路將相關(guān)文件下載至FPGA芯片中，驗證實際運行效果。

雖然在FPGA中，利用綜合工具來可以將VHDL或者Verilog代碼轉(zhuǎn)化成電路。但是作為FPGA工程師而言，在沒有綜合工具的情況下，如何設(shè)計出數(shù)字電路呢？如果已經(jīng)知道需要實現(xiàn)的功能的狀態(tài)機，如何將它轉(zhuǎn)化成數(shù)字電路呢？和設(shè)計出數(shù)字電路呢？

設(shè)計數(shù)字電路一般有如下步驟：

1. 由給定的邏輯功能建立原始狀態(tài)圖和原始狀態(tài)表

2. 狀態(tài)化簡

3. 狀態(tài)分配

4. 選擇觸發(fā)器類型

5. 確定激勵方程組和輸出方程組

6. 畫出邏輯圖，并檢測自校正能力

使用D觸發(fā)器設(shè)計一個1101序列檢測器，輸入為串行編碼序列，輸出為檢出信號。