寄存器

寄存器是由觸發(fā)器組成的，一個觸發(fā)器是一個一位寄存器。多個觸發(fā)器就可以組成一個多位的寄存器。由于寄存器在計算機中的作用不同，從而被命名不同，常用的有緩沖寄存器、移位寄存器、計數(shù)器等。下面我們就簡單的來介紹下這些寄存器的電路結(jié)構(gòu)及工作原理。

1

緩沖寄存器

它是用來暫存某個數(shù)據(jù)，以便在適當(dāng)?shù)臅r間節(jié)拍和給定的計算步驟將數(shù)據(jù)輸入或輸出到其它記憶單元中去，下圖是一個并行輸入、并行輸出的4位緩沖器的電路原理圖，它由4個D觸發(fā)器組成。

啟動時，先在清零端加清零脈沖，把各觸發(fā)器置0，即Q端為0。然后，把數(shù)據(jù)加到觸發(fā)器的D輸入端，在CLK時鐘信號作用下，輸入端的信息就保存在各觸發(fā)器中（D0~D3）。

2

移位寄存器

移位寄存器能將所儲存的數(shù)據(jù)逐位向左或向右移動，以達到計算機運行過程中所需的功能，請看下圖

啟動時，先在清零端加清零脈沖，使觸發(fā)器輸出置0。然后，第一個數(shù)據(jù)D0加到觸發(fā)器1的串行輸入端，在第一個CLK脈沖的上升沿Q0=Q0，Q1=Q2。Q3=Q0。其后，第二個數(shù)據(jù)D1加到串行輸入端，在第二個CLK脈沖到達時，Q0=Q1，Q1=Q0，Q2=Q3=0。以此類推，當(dāng)?shù)谒膫€CLK來到之后，各輸出端分別是Q0=Q3，Q1=Q2，Q2=Q1，Q3=Q0。輸出數(shù)據(jù)可用串行的形式取出，也可用并行開式取出。

3

計數(shù)器

計數(shù)器也是由若干個觸發(fā)器組成的寄存器，它的特點是能夠把存款在其中的數(shù)據(jù)加1或減1。計數(shù)器的種類也很多，有行波計數(shù)器、同步計數(shù)器等，下面我們就以行波計數(shù)器向大家作個介紹。

下圖就是一個由J-K觸發(fā)器組成的行波計數(shù)器的工作原理圖。這種計數(shù)器的特點是：第一個時鐘脈沖促使其最低有效位加1，使其由0變1；第二個時鐘脈沖促使最低有效位由1變0。同時推動第二位，使其由0變1；同理，第二位由1變0時又去推動第三位，使其由0變1，這樣有如水波前進一樣逐位進位下去。

上圖中各位的J、K輸入端都是懸浮的，這相當(dāng)于J、K輸入端都是置1的狀態(tài)，即各位都處于準備翻轉(zhuǎn)的狀態(tài)。只要時鐘脈沖邊沿一到，最右邊的觸發(fā)器就會翻轉(zhuǎn)，即Q由0轉(zhuǎn)為1或由1轉(zhuǎn)為0。

上圖中的這個計數(shù)器是4位的，因此可以計015的數(shù)。如果要計更多的數(shù)，需要增加位數(shù)，如8位計數(shù)器可計0255的數(shù)，16位則可計0~65535的數(shù)。

4

三態(tài)門（三態(tài)緩沖器）

為減少信息傳輸線的數(shù)目，大多數(shù)計算機中的信息傳輸線均采用總線形式，即凡要傳輸?shù)耐愋畔⒍甲咄唤M傳輸線，且信息是分時傳送的。在計算機中一般有三組總線，即數(shù)據(jù)總線、地址總線和控制總線。為防止信息相互干擾，要求凡掛在總線上的寄存器或存儲器等，它的傳輸端不僅能呈現(xiàn)0、1兩個信息狀態(tài)，而且還應(yīng)能呈現(xiàn)第三種狀態(tài)——高阻抗狀態(tài)（又稱高阻狀態(tài)），即此時好像它們的輸出被斷開，對總線狀態(tài)不起作用，此時總線可由其它器件占用。三態(tài)門即可實現(xiàn)上述的功能，它除具有輸入輸出端之外，還有一控制端，請看下圖。

當(dāng)控制端E=1時，輸出=輸入，此時總線由該器件驅(qū)動，總線上的數(shù)據(jù)由輸入數(shù)據(jù)決定；

當(dāng)控制端E=0時，輸出端呈高阻抗狀態(tài)，該器件對總線不起作用。當(dāng)寄存器輸出端接至三態(tài)門，再由三態(tài)門輸出端與總線連接起來，就構(gòu)成三態(tài)輸出的級沖寄存器。如下圖所示就是一個4位的三態(tài)輸出緩沖寄存器。由于這里采用的是單向三態(tài)門，所以數(shù)據(jù)只能從寄存器輸出到數(shù)據(jù)總線。如果要實現(xiàn)雙向傳送，則要用雙向三態(tài)門。