所謂的Xnet，是指在無(wú)源器件的兩端，兩個(gè)不同的網(wǎng)絡(luò)，但是本質(zhì)上其實(shí)是同一個(gè)網(wǎng)絡(luò)的這種情況。比如一個(gè)源端串聯(lián)電阻或者串容兩端的網(wǎng)絡(luò)。在實(shí)際設(shè)計(jì)情況中，我們需要對(duì)這種進(jìn)行Xnet的設(shè)置，方便進(jìn)行時(shí)序等長(zhǎng)的設(shè)計(jì)，一般信號(hào)傳輸要求都是信號(hào)的傳輸總長(zhǎng)度達(dá)到要求，而不是分段信號(hào)等長(zhǎng)，這時(shí)采用Xnet就可以非常方便的實(shí)現(xiàn)這一功能，在allegro軟件中添加xnet的具體步驟如下所示：

第一步，執(zhí)行菜單命令A(yù)nalyze-Model Assigment，進(jìn)行模型的指定，如圖5-112所示；

圖5-112 創(chuàng)建模型示意圖

第二步，點(diǎn)擊指定模型之后，會(huì)彈出如圖5-113所示的界面，這些是沒(méi)有解決的問(wèn)題，一般都是電壓的問(wèn)題，系統(tǒng)會(huì)顯示這個(gè)是個(gè)電源，但是并沒(méi)有賦予電壓值，所以會(huì)顯示錯(cuò)誤。一般我們添加X(jué)net可以忽略掉這些，不用管這些錯(cuò)誤，直接點(diǎn)擊OK按鈕即可；

圖5-113 SI Design Audit示意圖

第三步，在PCB界面點(diǎn)擊需要設(shè)置Xnet模型的元器件，右側(cè)對(duì)應(yīng)列表中會(huì)同步進(jìn)行選中，也可以將同一類(lèi)型的全部選中，如圖5-114所示；

圖5-114 給元器件創(chuàng)建模型示意圖

第四步，選中需要?jiǎng)?chuàng)建模型的元器件之后，點(diǎn)擊如圖352-3所示的列表的下方“Create Model”選項(xiàng)，進(jìn)行模型的創(chuàng)建，在彈出的界面中，按照默認(rèn)的即可，選擇“Create ESpiceDevice model”即可，如圖5-115所示；

圖5-115 給元器件創(chuàng)建模型示意圖

第五步，在彈出的對(duì)話(huà)框中，如圖5-116所示，需要我們自己填寫(xiě)的是：Value值按照實(shí)際Value值去填寫(xiě)，仿真的時(shí)候會(huì)用到這個(gè)數(shù)據(jù)；Single Pins需要我們?nèi)?duì)應(yīng)好電阻的關(guān)系，如圖5-116輸入中的一致，表示的含義是1 8是一個(gè)電阻，一個(gè)電阻兩端的網(wǎng)絡(luò)是同一個(gè)網(wǎng)絡(luò)，以此類(lèi)推，這個(gè)我們舉例添加的排阻有四個(gè)Xnet；

圖5-116 設(shè)置模型參數(shù)示意圖

第六步，添加完成以后，可以回到PCB界面，點(diǎn)擊查詢(xún)按鈕，可以查詢(xún)?cè)摼W(wǎng)絡(luò)，是否添加了Xnet，如圖5-117所示。

圖5-117 Xnet顯示示意圖

上述，就是在Allegro軟件中添加X(jué)net的方法解析，一般多用于帶有串阻串容的時(shí)序等長(zhǎng)中。
編輯：hfy