一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

隧穿晶體管在同一塊易于制造的集成電路(IC)上提供邏輯與功率

電子設(shè)計 ? 來源:電子設(shè)計 ? 作者:電子設(shè)計 ? 2020-10-11 23:46 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

來源:電源網(wǎng)編譯

總部位于諾丁漢的無晶圓廠芯片初創(chuàng)企業(yè)“Search For The Next”(SFN)聲稱,只有8個光刻掩??梢灾圃斐龅凸牡淖远x邏輯芯片,而CMOS需要20多個掩模。

公司首席執(zhí)行官David Summerland表示,這樣就減少了生產(chǎn)前置時間——到2020年12月的目標(biāo)是兩周。

他還表示,僅使用這八層,就可以包括電源和模擬元件。

整個方案的關(guān)鍵是Bizen,它是一種新穎的晶體管-本質(zhì)上是一種pnp器件,其基極通過量子隧道結(jié)驅(qū)動,并且包括第二個隧道結(jié)以內(nèi)部自偏置晶體管-稍后將進一步介紹該技術(shù)。 Summerland說,這是從硅開始的,但是能夠遷移到氮化鎵和其他化合物半導(dǎo)體。

Silicon Bizen不僅是一項理論研究:Search For The Next與已建立的基于Glenrothes的芯片制造商Semefab合作,該公司已經(jīng)在運行Bitzen晶片。

兩家公司共同致力于在明年第二季度向潛在客戶提供技術(shù)演示器樣品芯片。

根據(jù)Summerland的說法,要創(chuàng)建VHDL,將有一個免費的Cadence流程設(shè)計套件(PDK)和標(biāo)準(zhǔn)庫,使Bizen“比CMOS的生產(chǎn)速度快80-90%”。

Bizen晶體管

SFN的晶體管具有類似pnp的結(jié)構(gòu),但基極有所不同。

Summerland說:“這是一種雙極機制,而不是像MOSFET那樣的單極機制?!薄澳粫馚JT那樣直接與基座接觸,它也不會像MOSFET那樣被氧化物隔離。取而代之的是到基阱的隧道結(jié),其中摻雜很重且交界突然。結(jié)果就是Bizen-雙極穩(wěn)壓管-保留了傳統(tǒng)雙極處理的優(yōu)點,但通過使用齊納量子隧道力學(xué)消除了缺點。

根據(jù)SNF的說法,雖然可以將名稱“收集器”和“發(fā)射極”用于兩個非隧道(“基極”)電極,但該設(shè)備是對稱的-可以在不更改功能的情況下交換這兩個端子,因此它具有選擇將它們命名為“陽極1”和“陽極2”。

第二個隧道結(jié)使設(shè)備偏置,以便在隧道端子開路時“接通”(但不飽和)。 根據(jù)Summerland的說法,雖然這表示在操作過程中有連續(xù)的電流流到地面,但隧道電流通常僅為2-5nA,他補充說,可以通過包括一個可以斷開偏置隧道連接的單一結(jié)構(gòu)來引入低功耗“睡眠”模式。負(fù)軌上有許多(也許是一千個)雙結(jié)晶體管的結(jié)。”

Bizen三項輸入NOR門-這是電流而非電壓邏輯。將任何輸入連接到正軌以停止陽極之間的導(dǎo)通。

在這種開路條件下,隧道電極將以200-300mV的電壓浮在最正的陽極下方,并且該器件可以在其陽極之間通過20-30nA的電流,在這些陽極之間的壓降可低至幾毫伏。

這使一個Bizen晶體管能夠?qū)㈦S后的Bizen晶體管的大致10個隧道結(jié)上拉至正軌的毫伏以內(nèi)-要使用TTL說法,它的扇出度約為0。

當(dāng)設(shè)備的隧道連接被拉到正極時,其兩個陽極之間的電流路徑將關(guān)閉,隨后設(shè)備的隧道端子不會被驅(qū)動-它們會懸空。

因此,使用Bizen晶體管構(gòu)建的任何邏輯都是基于電流的邏輯,而不是基于電壓的邏輯,并且不需要占用空間的電阻器或偏置隧道結(jié)以外的額外電流吸收器。

根據(jù)Summerland的說法,可以使用Bizen晶體管實現(xiàn)任何任意邏輯功能,并且只需要四個工藝光刻掩模(而不是整個工藝的八個掩模)即可實現(xiàn)僅邏輯芯片,因為可以在晶體管內(nèi)部建立晶體管到晶體管的連接。四層–無需金屬層。如上所述,正在準(zhǔn)備設(shè)計工具?!叭绻覀兪褂?a target="_blank">ARM或x86 [處理器],我們將使用幾個金屬層進行路由,”Summerland說。

上邊(黃色)是Bizen D型主從觸發(fā)器,在該1μm工藝示例中,僅需八個晶體管,并占45 x37μm。不需要金屬層。在相同尺寸的工藝上,根據(jù)Summerland的CMOS版本(左,綠色),將需要28-35個晶體管,并占用112 x37μm(金屬觸點為2.5μm,89 x30μm金屬觸點窗口為縮?。?.3μm)為1μm。 這是一個相對粗糙的過程:“從理論上講,我們可以擴展Bizen過程,目前正在研究證明這一點,”他補充說。

那耗電量呢?那些靜止的鈉會增加。

是的,同意Summerland,但是Bizen的動態(tài)功率要小得多,因為它沒有與cmos相關(guān)的所有浪費功率的MOSFET柵電容。

功率晶體管

據(jù)SFN稱,八層工藝還可以容納高達650V的NPN功率晶體管和這些晶體管的基極驅(qū)動器

根據(jù)Semefab首席執(zhí)行官艾倫·詹姆斯(Allen James)的說法,Bizen實際上是出于為雙極芯片加香料的需要而發(fā)展的:

Semefab與SFN合作,探索在降低智能電源IC工藝復(fù)雜性的同時保持對芯片進行編程的能力的方法。早期建議被拒絕,因為它們不能滿足所需的低口罩?jǐn)?shù)量目標(biāo)。最終,SFN提出了使用微型反向偏置的齊納二極管結(jié)構(gòu)的量子隧道效應(yīng)的想法。結(jié)果表明,經(jīng)過仔細(xì)建模,可以將常規(guī)橫向和縱向雙極結(jié)構(gòu)的集成設(shè)計為結(jié)合Bizen,而不會造成額外的過程復(fù)雜性。最初我很懷疑,但是我接受了這個概念并看到了早期的結(jié)果,它的確打動了許多顛覆行業(yè)的盒子。盡管CMOS容易發(fā)生閂鎖和ESD,但這并不是一個問題,而是CMOS有缺陷。CMOS低功耗,已經(jīng)通過了時間的考驗并且通??煽俊5?,它很復(fù)雜,并且與電源集成時更是如此。復(fù)雜性意味著更長的交貨時間和更高的成本。

但是雙極功率晶體管不是有損耗的嗎?

不,Summerland認(rèn)為,功率MOSFET只不過是它們,而且它們也不必變慢。MOSFET跨導(dǎo)基于漏極電流的平方根。他說,BJT跨導(dǎo)與集電極電流成正比,而跨導(dǎo)與速度有關(guān),除非MOSFET的寬度比長度長得多。我們相信,Bizen電源IC的開關(guān)速度將與IGBT的MOSFET一樣快?!?/p>

工藝設(shè)計套件(PDK)包括1A和10A功率晶體管。

模擬計算

SFN的最后一招是Bizen模擬模塊–運算放大器比較器(在PDK中),甚至是模擬計算模塊,例如分頻器-模擬計算模塊在某些情況下避免使用邏輯-從而避免使用相關(guān)的ADCDAC應(yīng)用程序。如果采用邏輯,Summerland采用粗細(xì)結(jié)構(gòu),可以預(yù)測1μW1μs的模擬除法,而不是大約20條指令和大約100條指令周期。這種模擬處理功能被稱為“即時處理單元” IPU。

溫度范圍

SFN預(yù)測使用Bizen晶體管的芯片以及與Semefab合作開發(fā)的相關(guān)工藝將在-40至+ 85°C的溫度范圍內(nèi)運行,盡管詳細(xì)數(shù)據(jù)需要運行更多的晶圓。Summerland說:“我們處于'技術(shù)準(zhǔn)備水平'5級”。

隧穿電流受溫度影響,但該公司將平衡工藝參數(shù)和預(yù)期的工作電壓(范圍為5V至3V,并且在不同的摻雜下可能更低),以達到雪崩和齊納特性交叉以最小化溫度的目的系數(shù)。

Semefab的James告訴《電子周刊》:“溫度系數(shù)將與二極管的暗電流泄漏相距100萬英里,二極管每7°C就會增加一倍。”這促使Summerland補充說:“這要小幾個數(shù)量級,這就是為什么 我們選擇隧道電流而不是漏電流?!?/p>

關(guān)于準(zhǔn)備情況,詹姆斯說,他的公司現(xiàn)在正在驗證PDK,并預(yù)測明年第二季度的Bizen邏輯,“運放和比較器的集成可能會收斂到相同的時間范圍。我們已經(jīng)完成了垂直功率晶體管,盡管我們還沒有達到650V?!?/p>

他強調(diào)說,他的公司能夠?qū)izen芯片設(shè)計轉(zhuǎn)變?yōu)楣璧乃俣扔卸嗫??!霸撨^程不是火箭科學(xué):它使用標(biāo)準(zhǔn)擴散和標(biāo)準(zhǔn)晶圓廠模塊。沒有什么深奧的。在特征尺寸為1μm的情況下,我們甚至不必考慮晶圓平面化-該技術(shù)對輪廓感到滿意。我們可以在兩到三個星期內(nèi)完成運行?!?/p>

詹姆斯補充說:“在Bizen成為商業(yè)現(xiàn)實之前,還有一段路要走,我們?nèi)栽趯W(xué)習(xí),但是Semefab和SFN一直在努力工作?!?/p>

技術(shù)示范

明年第二季度,將向潛在采用該工藝的技術(shù)人員提供技術(shù)演示。

SFN對此沒有多說,只是說它將結(jié)合Bizen邏輯,模擬IPU和電源。

Summerland告訴《電子周刊》,它可能有一個800 x800μm的管芯,中間有一個300 x300μmIPU,被包括垂直電源npn在內(nèi)的功能所包圍。

他說,它可能采用類似于TO-92塑料外殼的材料,甚至可能只有三個連接,堅決拒絕透露其預(yù)期功能。

本文來源electronicsweekly,電源網(wǎng)編譯。

審核編輯 黃昊宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 集成電路
    +關(guān)注

    關(guān)注

    5424

    文章

    12055

    瀏覽量

    368397
  • IC
    IC
    +關(guān)注

    關(guān)注

    36

    文章

    6123

    瀏覽量

    179341
  • 晶體管
    +關(guān)注

    關(guān)注

    77

    文章

    10019

    瀏覽量

    141619
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    代高速芯片晶體管制造問題解決了!

    的過渡步驟。 不過2017 年提出的叉片設(shè)計初始版本似乎過于復(fù)雜,無法以可接受的成本和良率進行制造?,F(xiàn)在,Imec 推出了其叉片晶體管設(shè)計的改進版本,該設(shè)計有望更易于制造,同時仍能為下
    發(fā)表于 06-20 10:40

    LM395系列 42V 功率晶體管數(shù)據(jù)手冊

    LM195/LM395 是具有完全過載保護的快速單片電源集成電路。這些器件充當(dāng)高增益功率晶體管,芯片包括電流限制、功率限制和熱過載保護,使
    的頭像 發(fā)表于 05-15 10:41 ?251次閱讀
    LM395系列 42V <b class='flag-5'>功率</b><b class='flag-5'>晶體管</b>數(shù)據(jù)手冊

    浮思特 | CMOS技術(shù)原理與應(yīng)用:從晶體管結(jié)構(gòu)到反相器設(shè)計

    MOSFET在數(shù)字電路中的常見形式是互補MOS(CMOS)電路。CMOS技術(shù)將n溝道和p溝道MOSFET成對集成同一芯片
    的頭像 發(fā)表于 04-16 11:55 ?379次閱讀
    浮思特 | CMOS技術(shù)原理與應(yīng)用:從<b class='flag-5'>晶體管</b>結(jié)構(gòu)到反相器設(shè)計

    多值電場型電壓選擇晶體管結(jié)構(gòu)

    多值電場型電壓選擇晶體管結(jié)構(gòu) 為滿足多進制邏輯運算的需要,設(shè)計了款多值電場型電壓選擇晶體管??刂贫M制電路通斷需要二進制
    發(fā)表于 04-15 10:24

    晶體管電路設(shè)計(下)

    晶體管,F(xiàn)ET和IC,F(xiàn)ET放大電路的工作原理,源極接地放大電路的設(shè)計,源極跟隨器電路設(shè)計,F(xiàn)ET低頻
    發(fā)表于 04-14 17:24

    晶體管電路設(shè)計(下) [日 鈴木雅臣]

    本書主要介紹了晶體管,F(xiàn)ET和Ic,F(xiàn)ET放大電路的工作原理,源極接地放大電路的設(shè)計,源極跟隨電路的設(shè)計,F(xiàn)ET低頻
    發(fā)表于 03-07 13:55

    集成電路制造工藝中的偽柵去除技術(shù)介紹

    厚度成為影響晶體管性能的關(guān)鍵因素。然而,柵氧厚度的減小極限受到穿漏電效應(yīng)的限制,當(dāng)氧化硅層薄至2nm以下時,穿漏電現(xiàn)象變得顯著,且隨厚度
    的頭像 發(fā)表于 02-20 10:16 ?671次閱讀
    <b class='flag-5'>集成電路</b><b class='flag-5'>制造</b>工藝中的偽柵去除技術(shù)介紹

    集成電路的引腳識別及故障檢測

    、集成電路的引腳識別 集成電路同一塊半導(dǎo)體材料,利用各種不同的加工方法同時制作出許多極其
    的頭像 發(fā)表于 02-11 14:21 ?882次閱讀

    探索集成電路的奧秘

    ,通過半導(dǎo)體工藝集成一塊微小的芯片。這偉大發(fā)明,使得電子設(shè)備的體積得以大幅縮小。回顧電子
    的頭像 發(fā)表于 02-05 11:06 ?391次閱讀

    短溝道二維晶體管中的摻雜誘導(dǎo)輔助穿效應(yīng)

    短溝道效應(yīng)嚴(yán)重制約了硅基晶體管尺寸的進步縮小,限制了其在先進節(jié)點集成電路中的應(yīng)用。開發(fā)新材料和新技術(shù)對于維系摩爾定律的延續(xù)具有重要意義。
    的頭像 發(fā)表于 12-06 11:02 ?1046次閱讀
    短溝道二維<b class='flag-5'>晶體管</b>中的摻雜誘導(dǎo)輔助<b class='flag-5'>隧</b><b class='flag-5'>穿</b>效應(yīng)

    穿晶體管的原理及優(yōu)勢

    本文介紹了穿晶體管的原理及它的優(yōu)勢。 ? 我們所處的這個由永遠在線的個人電腦、平板電腦和智能手機構(gòu)成的世界的誕生,要歸功于個了不起的趨勢:金屬氧化物半導(dǎo)體場效應(yīng)
    的頭像 發(fā)表于 11-27 09:04 ?1100次閱讀
    <b class='flag-5'>隧</b><b class='flag-5'>穿</b><b class='flag-5'>晶體管</b>的原理及優(yōu)勢

    浮柵晶體管的組成結(jié)構(gòu)以及原理

    浮柵晶體管主要是應(yīng)用于于非易失性存儲器之中,比如nand flash中的基本單元,本文介紹了浮柵晶體管的組成結(jié)構(gòu)以及原理。 ? ? 上圖就是浮柵晶體管大致的組成圖,是NMOS的基礎(chǔ)
    的頭像 發(fā)表于 11-24 09:37 ?2638次閱讀
    浮柵<b class='flag-5'>晶體管</b>的組成結(jié)構(gòu)以及原理

    單片集成電路和混合集成電路的區(qū)別

    設(shè)計、制造、應(yīng)用和性能方面有著顯著的差異。 單片集成電路IC) 定義 單片集成電路是指在個單
    的頭像 發(fā)表于 09-20 17:20 ?3605次閱讀

    CMOS晶體管的工作原理和結(jié)構(gòu)

    CMOS晶體管,全稱為互補金屬氧化物半導(dǎo)體晶體管,是現(xiàn)代電子設(shè)備中不可或缺的組成部分,尤其計算機處理器和集成電路制造中扮演著核心角色。
    的頭像 發(fā)表于 09-13 14:08 ?4802次閱讀

    芯片晶體管的深度和寬度有關(guān)系嗎

    、引言 有關(guān)系。隨著集成電路技術(shù)的飛速發(fā)展,芯片晶體管作為電子設(shè)備的核心元件,其性能的優(yōu)化和制造技術(shù)的提升成為了行業(yè)關(guān)注的焦點。
    的頭像 發(fā)表于 07-18 17:23 ?1371次閱讀