MOSFET在數(shù)字電路中的常見形式是互補(bǔ)MOS(CMOS)電路。CMOS技術(shù)將n溝道和p溝道MOSFET成對(duì)集成在同一芯片上，成為數(shù)字集成電路的主導(dǎo)技術(shù)，相比單獨(dú)使用NMOS和PMOS晶體管具有諸多優(yōu)勢(shì)。

發(fā)展互補(bǔ)MOSFET(CMOS)技術(shù)的主要?jiǎng)訖C(jī)是實(shí)現(xiàn)數(shù)字電路邏輯門的高速運(yùn)行與低功耗。CMOS技術(shù)支持構(gòu)建多種高性能模擬和數(shù)字電路，其工作原理與BJT邏輯器件類似，但通過電壓而非電流觸發(fā)——CMOS柵極不存在電流輸入。

1970年代CMOS技術(shù)僅應(yīng)用于電子表等特定消費(fèi)領(lǐng)域。但到1980年代，憑借低功耗、高噪聲容限、更寬的工作溫度/電壓范圍、電路簡化、抗電遷移、高可靠性及版圖設(shè)計(jì)便捷等優(yōu)勢(shì)，VLSI技術(shù)開始轉(zhuǎn)向CMOS。80年代VLSI的發(fā)展使單芯片集成度達(dá)到數(shù)百萬晶體管。目前CMOS已成為VLSI數(shù)字和混合信號(hào)設(shè)計(jì)的主流技術(shù)，相比晶體管-晶體管邏輯(TTL)，CMOS速度更快、更適應(yīng)低電源電壓工作且功耗更低。

下文將闡述n型與p型互補(bǔ)晶體管對(duì)如何構(gòu)成CMOS模塊基礎(chǔ)。

反相器介紹

反相器是實(shí)現(xiàn)信號(hào)反轉(zhuǎn)的邏輯元件。數(shù)字電路中，二進(jìn)制算術(shù)和開關(guān)函數(shù)的數(shù)學(xué)運(yùn)算最佳采用0(低電平)和1(高電平)表示。當(dāng)邏輯電平定義為0V(地)和V伏時(shí)，反相器使0V輸入產(chǎn)生V伏輸出，反之亦然。

除文字描述外，真值表可系統(tǒng)呈現(xiàn)所有可能輸入組合及其對(duì)應(yīng)輸出。表1即為反相器真值表。

NMOS反相器

常規(guī)用法以柵極為輸入、漏極為輸出，源極與襯底接地。圖1顯示增強(qiáng)型n溝道MOS(NMOS)在輸入接地時(shí)的符號(hào)與連接。正電壓+V通過負(fù)載電阻(RL)為漏極供電形成偏置。負(fù)載電阻產(chǎn)生Id?RL壓降(Id為漏極電流)，襯底、源極和柵極均接地。

輸入接地時(shí)，柵電容電壓為零(邏輯0)，電容保持放電狀態(tài)，晶體管無導(dǎo)電溝道形成，呈現(xiàn)高阻開路特性，漏源電流Id極低。因負(fù)載電阻壓降可忽略，輸出為正電壓+V(邏輯1)。故輸入邏輯0時(shí)晶體管截止，輸出近似電源電壓(邏輯1)。

當(dāng)柵極施加正電壓時(shí)，電子被吸引至柵極氧化層。當(dāng)電荷積累足夠時(shí)，硅表面轉(zhuǎn)變?yōu)閚型材料，形成連接n型源漏區(qū)的低阻n溝道，使漏極電流Id從漏極流向源極。柵極正電壓使晶體管開啟(閾值電壓VT)，表現(xiàn)為閉合開關(guān)。此時(shí)n溝道電阻遠(yuǎn)小于負(fù)載電阻，輸出近似接地(邏輯0)。

綜上，輸入邏輯0時(shí)輸出近V伏(邏輯1)，輸入邏輯1時(shí)輸出接地(邏輯0)，實(shí)現(xiàn)反相功能。"增強(qiáng)型"得名于晶體管常態(tài)開路、導(dǎo)通需激活的特性。需注意：柵極連接電容使直流輸入始終開路，僅電容充放電時(shí)存在輸入電流。

NMOS反相器的缺陷在于晶體管導(dǎo)通時(shí)存在電源到地的持續(xù)電流，這在復(fù)雜電路中會(huì)導(dǎo)致顯著功耗增加。

PMOS反相器

PMOS晶體管以互補(bǔ)方式工作，其反相器連接與NMOS相反。圖3展示輸入接+V(邏輯1)時(shí)PMOS反相器的符號(hào)與連接，襯底和源極接+V，負(fù)載電阻接地。

+V輸入(Vgs=0V)不充電柵電容，晶體管保持截止，其高阻使輸出接地(邏輯0)。接地輸入(Vgs=-V)使柵電容充電，電容另一側(cè)的正電荷將n型硅表面轉(zhuǎn)為p型材料，形成源漏間低阻p溝道，晶體管開啟，Id從源極流向漏極。此時(shí)導(dǎo)通電阻遠(yuǎn)小于負(fù)載電阻，輸出近+V(邏輯1)。與NMOS相同，輸入邏輯0輸出邏輯1，反之亦然。

CMOS剖面結(jié)構(gòu)

CMOS制造于兼具電氣參考和機(jī)械支撐的襯底上。剖面圖沿晶體管中部切割晶圓呈現(xiàn)側(cè)視圖。圖5為CMOS柵極的簡易剖面，NMOS和PMOS集成在同一芯片：p溝道器件右側(cè)形成p溝道，n溝道器件左側(cè)形成n溝道。

此結(jié)構(gòu)中，PMOS直接制作于n型襯底(體區(qū))，NMOS制作于p型區(qū)域(p阱)。阱是低摻雜深擴(kuò)散區(qū)，既作為器件襯底又提供隔離。也可采用p型襯底配合n阱工藝。n型體區(qū)與p阱的連接方式未具體說明。

CMOS反相器

CMOS反相器結(jié)構(gòu)簡潔(圖6)，將功耗降至最低。它由增強(qiáng)型NMOS和PMOS串聯(lián)構(gòu)成，各晶體管互為對(duì)方的負(fù)載電阻。柵極并聯(lián)為輸入端，漏極連接處為輸出端。PMOS(Q1)襯底和源極接+V，NMOS(Q2)對(duì)應(yīng)端接地。

輸入+V(邏輯1)時(shí)，Q2的Vgs=+V導(dǎo)通(漏源電阻極小)，Q1的Vgs=0V截止(漏源電阻極大)，根據(jù)分壓規(guī)則輸出近0V(邏輯0)(圖7)。輸入接地時(shí)，Q2截止，Q1的Vgs=-V導(dǎo)通，此時(shí)Q1低阻、Q2高阻，輸出近+V(邏輯1)(圖8)。NMOS作為下拉管將輸出拉至地，PMOS作為上拉管將輸出拉至+V。

CMOS反相器功耗

CMOS電路直流輸入電流可忽略。因截止晶體管將漏電流限制為泄漏值，兩種狀態(tài)的功耗均極低，僅輸入切換時(shí)出現(xiàn)顯著功耗。雖然CMOS平均功耗低，但其值取決于電路活動(dòng)性：靜態(tài)電路功耗極小，此特性使CMOS總體比TTL更高效;但高頻狀態(tài)切換時(shí)功耗可能接近TTL水平。

CMOS反相器直流電壓傳輸特性

直流電壓傳輸特性(VTC)可量化反相器工作狀態(tài)，即輸出電壓(Vo)隨輸入電壓(Vi)的變化曲線。CMOS反相器的VTC近乎理想，圖9展示Q1/Q2匹配時(shí)的VTC曲線。

匹配晶體管使VTC對(duì)稱且上下拉電流驅(qū)動(dòng)能力相等。CMOS反相器的重要特性是高輸出電壓擺幅。如圖9所示，根據(jù)Q1/Q2工作模式，VTC分為五段：

Q2截止

Q2飽和/Q1線性

Q1/Q2均飽和

Q1飽和/Q2線性

Q1截止

該曲線將邏輯0/1定義為電壓范圍，且輸入/輸出的邏輯電平閾值不同。關(guān)鍵參數(shù)包括輸入高低電平Vih/Vil、輸出高低電平Voh/Vol及閾值電壓VT。Vih/Vil對(duì)應(yīng)VTC斜率dVo/dVi=-1的點(diǎn)：Vi>Vil時(shí)增益增加進(jìn)入轉(zhuǎn)換區(qū);Vi

數(shù)字設(shè)計(jì)追求窄轉(zhuǎn)換區(qū)，而模擬設(shè)計(jì)則關(guān)注該區(qū)域。

CMOS技術(shù)回顧

互補(bǔ)MOS(CMOS)在數(shù)字電路中無處不在，成為復(fù)雜數(shù)字IC的首選技術(shù)。"互補(bǔ)"指同一芯片上配對(duì)的增強(qiáng)型NMOS和PMOS：導(dǎo)通晶體管漏源電阻極低，截止時(shí)極高。

CMOS反相器采用串聯(lián)的NMOS和PMOS，PMOS接+V，NMOS接地。輸入邏輯0時(shí)NMOS截止/PMOS導(dǎo)通，輸出上拉至邏輯1;輸入邏輯1時(shí)NMOS導(dǎo)通/PMOS截止，輸出下拉至邏輯0。與其他FET器件相同，CMOS輸入柵極絕緣，故輸入電流極小。CMOS僅在狀態(tài)切換時(shí)產(chǎn)生顯著功耗，這一無靜態(tài)功耗的特性使其自誕生起就大獲成功。