一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

示例:從兩層板到八層板的PCB疊層

電子設(shè)計 ? 來源:電子設(shè)計 ? 作者:電子設(shè)計 ? 2020-10-30 14:13 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

疊層設(shè)計主要要遵從兩個規(guī)矩:


1. 每個走線層都必須有一個鄰近的參考層(電源或地層);


2. 鄰近的主電源層和地層要保持最小間距,以提供較大的耦合電容;

下面列出從兩層板到八層板的疊層來進行示例講解:


一、單面 PCB 板和雙面 PCB 板的疊層
對于兩層板來說,由于板層數(shù)量少,已經(jīng)不存在疊層的問題??刂?EMI 輻射主要從布線和布局來考慮;

單層板和雙層板的電磁兼容問題越來越突出。造成這種現(xiàn)象的主要原因就是因是信號回路面積過大,不僅產(chǎn)生了較強的電磁輻射,而且使電路對外界干擾敏感。要改善線路的電磁兼容性,最簡單的方法是減小關(guān)鍵信號的回路面積。

關(guān)鍵信號:從電磁兼容的角度考慮,關(guān)鍵信號主要指產(chǎn)生較強輻射的信號和對外界敏感的信號。能夠產(chǎn)生較強輻射的信號一般是周期性信號,如時鐘或地址的低位信號。對干擾敏感的信號是指那些電平較低的模擬信號。

單、雙層板通常使用在低于 10KHz 的低頻模擬設(shè)計中:


1)在同一層的電源走線以輻射狀走線,并最小化線的長度總和;

2)走電源、地線時,相互靠近;在關(guān)鍵信號線邊上布一條地線,這條地線應(yīng)盡量靠近信號線。這樣就形成了較小的回路面積,減小差模輻射對外界干擾的敏感度。當(dāng)信號線的旁邊加一條地線后,就形成了一個面積最小的回路,信號電流肯定會取道這個回路,而不是其它地線路徑。

3)如果是雙層線路板,可以在線路板的另一面,緊靠近信號線的下面,沿著信號線布一條地線,一線盡量寬些。這樣形成的回路面積等于線路板的厚度乘以信號線的長度。

二、四層板的疊層
1. SIG-GND(PWR)-PWR (GND)-SIG;


2. GND-SIG(PWR)-SIG(PWR)-GND;

對于以上兩種疊層設(shè)計,潛在的問題是對于傳統(tǒng)的 1.6mm(62mil)板厚。層間距將會變得很大,不僅不利于控制阻抗,層間耦合及屏蔽;特別是電源地層之間間距很大,降低了板電容,不利于濾除噪聲。

對于第一種方案,通常應(yīng)用于板上芯片較多的情況。這種方案可得到較好的 SI 性能,對于 EMI 性能來說并不是很好,主要要通過走線及其他細(xì)節(jié)來控制。主要注意:地層放在信號最密集的信號層的相連層,有利于吸收和抑制輻射;增大板面積,體現(xiàn) 20H 規(guī)則。

對于第二種方案,通常應(yīng)用于板上芯片密度足夠低和芯片周圍有足夠面積(放置所要求的電源覆銅層)的場合。此種方案 PCB 的外層均為地層,中間兩層均為信號 / 電源層。信號層上的電源用寬線走線,這可使電源電流的路徑阻抗低,且信號微帶路徑的阻抗也低,也可通過外層地屏蔽內(nèi)層信號輻射。從 EMI 控制的角度看, 這是現(xiàn)有的最佳 4 層 PCB 結(jié)構(gòu)。

主要注意:中間兩層信號、電源混合層間距要拉開,走線方向垂直,避免出現(xiàn)串?dāng)_;適當(dāng)控制板面積,體現(xiàn) 20H 規(guī)則;如果要控 制走線阻抗,上述方案要非常小心地將走線布置在電源和接地鋪銅島的下邊。另外,電源或地層上的鋪銅之間應(yīng)盡可能地互連在一起,以確保 DC 和低頻的連接性。

三、六層板的疊層
對于芯片密度較大、時鐘頻率較高的設(shè)計應(yīng)考慮 6 層板的設(shè)計,推薦疊層方式:

1.SIG-GND-SIG-PWR-GND-SIG;
對于這種方案,這種疊層方案可得到較好的信號完整性,信號層與接地層相鄰,電源層和接地層配對,每個走線層的阻抗都可較好控制,且兩個地層都是能良好的吸收磁力線。并且在電源、地層完整的情況下能為每個信號層都提供較好的回流路徑。

2.GND-SIG-GND-PWR-SIG -GND;
對于這種方案,該種方案只適用于器件密度不是很高的情況,這種疊層具有上面疊層的所有優(yōu)點,并且這樣頂層和底層的地平面比較完整,能作為一個較好的屏蔽層 來使用。需要注意的是電源層要靠近非主元件面的那一層,因為底層的平面會更完整。因此,EMI 性能要比第一種方案好。

小結(jié):對于六層板的方案,電源層與地層之間的間距應(yīng)盡量減小,以獲得好的電源、地耦合。但 62mil 的板厚,層間距雖然得到減小,還是不容易把主電源與地 層之間的間距控制得很小。對比第一種方案與第二種方案,第二種方案成本要大大增加。因此,我們疊層時通常選擇第一種方案。設(shè)計時,遵循 20H 規(guī)則和鏡像層規(guī)則設(shè)計。

四、八層板的疊層
1、由于差的電磁吸收能力和大的電源阻抗導(dǎo)致這種不是一種好的疊層方式。它的結(jié)構(gòu)如下:
1.Signal 1 元件面、微帶走線層


2.Signal 2 內(nèi)部微帶走線層,較好的走線層(X 方向)


3.Ground


4.Signal 3 帶狀線走線層,較好的走線層(Y 方向)


5.Signal 4 帶狀線走線層


6.Power


7.Signal 5 內(nèi)部微帶走線層


8.Signal 6 微帶走線層

2、是第三種疊層方式的變種,由于增加了參考層,具有較好的 EMI 性能,各信號層的特性阻抗可以很好的控制
1.Signal 1 元件面、微帶走線層,好的走線層


2.Ground 地層,較好的電磁波吸收能力


3.Signal 2 帶狀線走線層,好的走線層


4.Power 電源層,與下面的地層構(gòu)成優(yōu)秀的電磁吸收 5.Ground 地層


6.Signal 3 帶狀線走線層,好的走線層


7.Power 地層,具有較大的電源阻抗


8.Signal 4 微帶走線層,好的走線層

3、最佳疊層方式,由于多層地參考平面的使用具有非常好的地磁吸收能力。
1.Signal 1 元件面、微帶走線層,好的走線層


2.Ground 地層,較好的電磁波吸收能力


3.Signal 2 帶狀線走線層,好的走線層


4.Power 電源層,與下面的地層構(gòu)成優(yōu)秀的電磁吸收 5.Ground 地層


6.Signal 3 帶狀線走線層,好的走線層


7.Ground 地層,較好的電磁波吸收能力


8.Signal 4 微帶走線層,好的走線層

對于如何選擇設(shè)計用幾層板和用什么方式的疊層,要根據(jù)板上信號網(wǎng)絡(luò)的數(shù)量,器件密度,PIN 密度,信號的頻率,板的大小等許多因素。對于這些因素我們要綜 合考慮。對于信號網(wǎng)絡(luò)的數(shù)量越多,器件密度越大,PIN 密度越大,信號的頻率越高的設(shè)計應(yīng)盡量采用多層板設(shè)計。為得到好的 EMI 性能最好保證每個信號層都 有自己的參考層。

審核編輯 黃昊宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4367

    文章

    23487

    瀏覽量

    409575
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    補貼翻倍!華秋6首單立減400元,4首單立減200元

    無論您是研發(fā)新品、驗證方案還是小批量試產(chǎn)現(xiàn)在下單,立享真金白銀的巨額補貼!補貼三重福利?6首單立減400元,6打樣35元起;4
    的頭像 發(fā)表于 07-16 07:35 ?13次閱讀
    補貼翻倍!華秋6<b class='flag-5'>層</b><b class='flag-5'>板</b>首單立減400元,4<b class='flag-5'>層</b><b class='flag-5'>板</b>首單立減200元

    如何為EMC設(shè)計選擇PCB結(jié)構(gòu)

    在設(shè)計電磁兼容性(EMC)表現(xiàn)優(yōu)異的 PCB 時,結(jié)構(gòu)的選擇是需要掌握的核心概念之一。
    的頭像 發(fā)表于 07-15 10:25 ?643次閱讀
    如何為EMC設(shè)計選擇<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>結(jié)構(gòu)

    Allegro Skill工藝輔助之導(dǎo)入模板

    PCB設(shè)計中,導(dǎo)入模板能夠確保設(shè)計的標(biāo)準(zhǔn)化和規(guī)范化,避免因手動設(shè)置參數(shù)而可能出現(xiàn)的錯誤或不一致情況。
    的頭像 發(fā)表于 07-10 17:10 ?980次閱讀
    Allegro Skill工藝輔助之導(dǎo)入<b class='flag-5'>疊</b><b class='flag-5'>層</b>模板

    PCB設(shè)計避坑指南

    每次PCB設(shè)計最讓你頭疼的是什么?是密密麻麻的走線?還是讓人抓狂的EMI問題?問題的根源可能藏在你看不見的地方——PCB結(jié)構(gòu)。當(dāng)你的設(shè)計從實驗室小批量轉(zhuǎn)到批量生產(chǎn)時,是否遇到過信號
    的頭像 發(fā)表于 06-25 07:36 ?1757次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計避坑指南

    PCB設(shè)計避坑指南

    第3作為高速信號時,上下需 設(shè)置地平面 。 2、電磁兼容性(EMC) 合理的結(jié)構(gòu)能 減少60%以上的串?dāng)_ 。多個地平面層能有效減小PCB
    發(fā)表于 06-24 20:09

    捷多邦專家解讀:如何選擇最優(yōu)PCB方案?

    PCB設(shè)計中,多層設(shè)計直接影響信號完整性、電源分配和EMC性能。合理的結(jié)構(gòu)不僅能提
    的頭像 發(fā)表于 05-11 10:58 ?213次閱讀

    康寶消兩層毒柜 下層不加熱

    康寶消兩層毒柜上層加熱正常,下層不加熱,點下層加熱繼電器有動作,而且有227V交流電
    發(fā)表于 04-13 13:10

    6及以上都是用在哪些行業(yè)的哪些產(chǎn)品上

    6、8、還有10及以上的電路都是用在哪些行業(yè)的哪些產(chǎn)品,然后電路
    發(fā)表于 12-09 09:34

    PCB與雙層成本差異

    PCB與雙層的成本差異主要體現(xiàn)在以下幾個方面: 1、材料成本 :四由于多出了
    的頭像 發(fā)表于 12-02 19:08 ?1236次閱讀

    詳解KiCad中的

    ,通常用機械替代。今天讓我們來看一下KiCad對于的定義。 ? ” PCB是一個由不同材料堆疊在一起的三維物體。如果一個設(shè)計師談到設(shè)計一個2
    的頭像 發(fā)表于 11-12 12:21 ?2051次閱讀
    詳解KiCad中的<b class='flag-5'>層</b>

    如何根據(jù)貼片電感參數(shù)進行選型

    如何根據(jù)貼片電感參數(shù)進行選型 gujing 編輯:谷景電子 對于大部分電子設(shè)備來說,貼片電感的選擇是一個特別重要的部分,它直接影響
    的頭像 發(fā)表于 10-18 19:14 ?525次閱讀

    阻焊解析:PCB的“保護傘”是什么?

    一站式PCBA智造廠家今天為大家講講PCB打樣電路阻焊的作用有哪些?PCB電路阻焊的作用
    的頭像 發(fā)表于 09-23 09:53 ?978次閱讀

    PCB多層是什么?它有哪些特點?

    PCB(Printed Circuit Board),即印制電路,也被稱為印刷電路,是現(xiàn)代電子工業(yè)中不可或缺的基礎(chǔ)組件。PCB多層,顧
    的頭像 發(fā)表于 08-05 16:43 ?6785次閱讀

    一文詳解九PCB結(jié)構(gòu)

    導(dǎo)電,通常由銅箔制成。這些導(dǎo)電用于承載電路信號和電流。 2.絕緣:在導(dǎo)電之間,有八層
    的頭像 發(fā)表于 07-26 14:49 ?1237次閱讀

    一文讓你了解PCB布局

    是電路設(shè)計中的重要環(huán)節(jié),這種結(jié)構(gòu)可以有效地減少信號串?dāng)_和電磁干擾,提高電路的性能,也直接影響電路
    的頭像 發(fā)表于 07-23 11:36 ?3753次閱讀