一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

淺談高速電路PCB的布線設(shè)計(jì)原則

454398 ? 來(lái)源:alpha007 ? 作者:alpha007 ? 2022-11-15 16:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

元器件正朝著高速低耗小體積高抗干擾性的方向發(fā)展,這一發(fā)展趨勢(shì)對(duì)印刷電路板的設(shè)計(jì)提出了很多新要求。PCB 設(shè)計(jì)是電子產(chǎn)品設(shè)計(jì)的重要階段,當(dāng)電原理圖已經(jīng)設(shè)計(jì)好后,根據(jù)結(jié)構(gòu)要求,按照功能劃分確定采用幾塊功能板,并確定每塊功能板 PCB 外型尺寸、安裝方式,還必須同時(shí)考慮調(diào)試、維修的方便性,以及屏蔽、散熱、EMI 性能等因素。需要工程人員確定布局布線方案,確定關(guān)鍵電路和信號(hào)線和布線方法細(xì)節(jié),以及應(yīng)該遵從的布線原則。PCB 設(shè)計(jì)過(guò)程的幾個(gè)階段都必須進(jìn)行檢查、分析和修改。整個(gè)布線完成后,再經(jīng)過(guò)全面規(guī)則檢查,才能拿去加工。

一、引言

長(zhǎng)期以來(lái),設(shè)計(jì)人員往往將精力花在對(duì)程序、電原理、參數(shù)冗余等方面的核查上,卻極少將精力花在對(duì) PCB 設(shè)計(jì)的審核方面,而往往正是由于 PCB 設(shè)計(jì)缺陷,導(dǎo)致大量的產(chǎn)品性能問(wèn)題。PCB 設(shè)計(jì)原則涉及到許多方方面面,包括各項(xiàng)基本原則、抗干擾、電磁兼容、安全防護(hù),等等。對(duì)于這些方面,特別在高頻電路(尤其在微波級(jí)高頻電路)方面,相關(guān)理念的缺乏,往往導(dǎo)致整個(gè)研發(fā)項(xiàng)目的失敗。許多人還停留在“將電原理用導(dǎo)體連接起來(lái)發(fā)揮預(yù)定作用”基礎(chǔ)上,甚至認(rèn)為“PCB 設(shè)計(jì)屬于結(jié)構(gòu)、工藝和提高生產(chǎn)效率等方面的考慮范疇”。許多工程師也沒(méi)有充分認(rèn)識(shí)到該環(huán)節(jié)在產(chǎn)品設(shè)計(jì)中,應(yīng)是整個(gè)設(shè)計(jì)工作的特別重點(diǎn),而錯(cuò)誤地將精力花費(fèi)在選擇高性能的元器件,結(jié)果是成本大幅上升,性能的提高卻微乎其微。

二、高速 PCB 設(shè)計(jì)

在產(chǎn)品工程中,PCB 的設(shè)計(jì)占據(jù)非常重要的位置,尤其在高頻電設(shè)計(jì)中。有一些普遍的規(guī)則,這些規(guī)則將作為普遍指導(dǎo)方針來(lái)對(duì)待。將高頻電路之 PCB 的設(shè)計(jì)原則與技巧應(yīng)用于設(shè)計(jì)之中,則可以大幅提高設(shè)計(jì)成功率。

(一)高速電路 PCB 的布線設(shè)計(jì)原則

1.使邏輯扇出最小化,最好只帶一個(gè)負(fù)載。

2.在高速信號(hào)線的輸出與接收端之間盡可能避免使用通孔,避免引腳圖形的十字交叉。尤其是時(shí)鐘信號(hào)線,需要特別注意。

3.上下相鄰兩層信號(hào)線應(yīng)該互相垂直,避免拐直角彎。

4.并聯(lián)端接負(fù)載電阻應(yīng)盡可能靠近接收端。

5.為保證最小反射,所有的開(kāi)路線(或沒(méi)有端接匹配的線)長(zhǎng)度必須滿足下式:

Lopen——開(kāi)長(zhǎng)路線度(inches)

trise——信號(hào)上升時(shí)間(ns)

tpd——線的傳播延遲(0.188ns/in——按帶線特性)。

幾種高速邏輯電路上升時(shí)間典型值:

6.當(dāng)開(kāi)路線長(zhǎng)度超過(guò)上式要求的值時(shí),應(yīng)使用串聯(lián)阻尼電阻器,串聯(lián)端接電阻應(yīng)該盡可能地接到輸出端的引腳上。

7.保證模擬電路和數(shù)字電路分開(kāi),AGND 和 DGND 必須通過(guò)一個(gè)電感或磁珠連接在一起,并盡可能在接近 A/D 轉(zhuǎn)換器的位置。

8.保證電源的充分去耦。

9.最好使用表面安裝電阻和電容

(二)旁路和去耦

1.選擇去耦電容之前,先計(jì)算濾除高頻電流所需的諧振頻率要求。

2.大于自諧頻率,電容器將變成電感性,從而失去去耦電容作用。應(yīng)該注意,有些邏輯電路具有比常用去耦電容自身諧振頻率更高的頻譜能量。

3.容器器自身具有的諧振頻率,稱之為自諧頻率。如果希望濾除的高頻

4.要根據(jù)電路所含的 RF 能量、開(kāi)關(guān)電路的上升時(shí)間,以及特別關(guān)注的頻率范圍計(jì)算所需的電容值,不要用猜測(cè)或是根據(jù)以前的一貫用法使用。

5.計(jì)算地和電源平面的諧振頻率。以此二平面構(gòu)筑的去耦電容能夠取得最大效益。

6.對(duì)高速元件及蘊(yùn)涵豐富 RF 帶寬能量的區(qū)域,應(yīng)該使用多種電容并聯(lián),以去除大頻寬的 RF 能量。也要注意:當(dāng)在高頻,大電容變?yōu)殡姼行詴r(shí),小電容還保持電容性,于某一特殊頻率將會(huì)組成 LC 諧振電路,造成無(wú)限大阻抗,因而完全失去旁路作用,若有此情況發(fā)生,使用單一電容會(huì)更為有效。

7.在電路板所有電源輸入連接器邊,及上升時(shí)間快于 3ns 之元件的電源腳,設(shè)置并聯(lián)電容。

8.在 PCB 電源輸入端及扳子的對(duì)角方向處,應(yīng)該使用足夠大容量的電容器,保證電路切換狀態(tài)時(shí)產(chǎn)生的電流變化。對(duì)其他電路的去耦電容也應(yīng)有同樣考慮,工作電流越大,所需的電容量就越大。以減小電壓和電流的脈動(dòng),提高系統(tǒng)的穩(wěn)定性。因此,去耦電容肩負(fù)去耦和續(xù)流的雙重作用。

9.如果使用了太多的去耦電容,當(dāng)開(kāi)機(jī)時(shí)會(huì)從電源吸收大量電流,因此,在電源輸出端應(yīng)該放一群大電容來(lái)提供大電流量。

(三)阻抗變換與匹配

1.在低頻電路中,匹配的概念是相當(dāng)重要的(使負(fù)載阻抗與激勵(lì)源內(nèi)阻共軛相等)。在高頻電路中,信號(hào)線終端的匹配更為重要:

一方面要求 ZL=Zc,保證沿線無(wú)駐波;另一方面,為獲得最大功率,要求信號(hào)線輸入端與激勵(lì)源相接時(shí)應(yīng)共軛匹配。因此,匹配對(duì)微波電路的工作性能產(chǎn)生直接影響??梢?jiàn):

若終端不匹配,信號(hào)線上會(huì)產(chǎn)生反射和駐波,導(dǎo)致負(fù)載功率下降(高功率駐波還會(huì)在波腹點(diǎn)產(chǎn)生打火現(xiàn)象)。

由于反射波的存在,將對(duì)激勵(lì)源產(chǎn)生不良影響,導(dǎo)致工作頻率和輸出功率穩(wěn)定性下降。

然而,實(shí)際中給定的負(fù)載阻抗與信號(hào)線特性阻抗不一定相同,信號(hào)線與激勵(lì)源阻抗也不一定共軛,因而必須了解及應(yīng)用阻抗匹配技術(shù)。

2.λ/4 阻抗變換器

當(dāng)信號(hào)線長(zhǎng) L=λ/4,即βL=π/2 時(shí),可得

Zin=Zc2/ZL

上式表明,經(jīng)λ/4PCB 傳輸線變換后,其阻抗將發(fā)生顯著變化??梢灾溃寒?dāng) ZL 不匹配時(shí),可利用對(duì) PCB 傳輸線的再構(gòu)造來(lái)達(dá)到匹配目的。對(duì)于兩段特性阻抗分別為 Z'c、Z"c 的 PCB 傳輸線,可通過(guò)的 PCB 傳輸線連接以達(dá)到使 Z'c 與 Z"c 匹配的目的。

需注意的是:λ/4 阻抗變換器匹配兩段阻抗不同的 PCB 傳輸線后的工作頻率很窄。

3.單分支短路線匹配

可采用在 PCB 傳輸線適當(dāng)位置并接經(jīng)過(guò)適當(dāng)構(gòu)造之短路線的形式改變 PCB 傳輸線阻抗而達(dá)到匹配目的。

(四)PCB 分層

高頻電路往往集成度較高布線密度大采用多層板既是布線所必須的也是降低干擾的有效手段合理選擇層數(shù)能大幅度降低印板尺寸能充分利用中間層來(lái)設(shè)置屏蔽能更好地實(shí)現(xiàn)就近接地能有效地降低寄生電感能有效縮短信號(hào)的傳輸長(zhǎng)度能大幅度地降低信號(hào)間的交叉干擾等等所有這些都對(duì)高頻電路的可靠工作有利有資料顯示同種材料時(shí)四層板要比雙面板的噪聲低 20dB 但是板層數(shù)越高制造工藝越復(fù)雜成本越高。

(五)電源隔離與地線分割

不同功能或者不同要求的電路布線,常常需要進(jìn)行電源隔離和地線分割。如模擬電路與數(shù)字電路、弱信號(hào)電路與強(qiáng)信號(hào)電路、敏感電路(PLL、低抖動(dòng)觸發(fā)等)與其它電路等,互相之間應(yīng)該盡量減小干擾,電路才能達(dá)到預(yù)期指標(biāo)要求。

基本要求:

1.不同區(qū)域的電源層或地層應(yīng)該在電源入口處接在一起,通常為樹(shù)型結(jié)構(gòu)或手指形結(jié)構(gòu),不同功能電路的地線分割方法,分割縫隙和板子邊緣不得小于 2mm。

2.不同種類電源區(qū)域和地區(qū)域不能互相交叉

3.壕溝與橋。由于地平面的分區(qū)分割,常常會(huì)造成各功能電路之間的信號(hào)傳輸返回回路的不連續(xù),為了保證信號(hào)、電源以及地的連接,除了采用變壓器隔離(不能傳輸直流信號(hào))、光耦合器隔離(難于傳送高頻)之外,常用橋接方式?!皹颉睂?shí)際上是壕溝上的一個(gè)缺口,且僅有一處而已,信號(hào)線、電源及接地都由此處越過(guò)壕溝。當(dāng)使用這種方法時(shí),如果是多點(diǎn)接地系統(tǒng)(所有高速設(shè)計(jì)都是)最好將橋的兩邊都接到機(jī)殼地。

三、結(jié)論

在產(chǎn)品工程中,PCB 的設(shè)計(jì)占據(jù)非常重要的位置,尤其在高頻電設(shè)計(jì)中尤其重要,同樣的原理設(shè)計(jì),同樣的元器件,不同的人制作出來(lái)的 PCB 就具有不同的結(jié)果。有很多原理上行得通的東西在工程中卻難以實(shí)現(xiàn),或是別人能實(shí)現(xiàn)的東西另一些人卻實(shí)現(xiàn)不了,因此說(shuō)做一塊 PCB 板不難,但要做好一塊 PCB 板卻不是一件容易的事情。


審核編輯 黃昊宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4368

    文章

    23489

    瀏覽量

    409651
  • 高速電路
    +關(guān)注

    關(guān)注

    8

    文章

    163

    瀏覽量

    24590
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    高速PCB設(shè)計(jì)挑戰(zhàn) Allegro Skill布線功能 自動(dòng)創(chuàng)建match_group

    在進(jìn)行高速PCB設(shè)計(jì)的過(guò)程中,常常會(huì)遇到一個(gè)挑戰(zhàn),那就是高速信號(hào)的時(shí)序匹配問(wèn)題。為了確保信號(hào)的同步到達(dá),設(shè)計(jì)者需要對(duì)特定的高速信號(hào)組進(jìn)行等長(zhǎng)設(shè)計(jì)。手動(dòng)進(jìn)行這樣的操作可能會(huì)非常繁瑣且容易
    的頭像 發(fā)表于 06-16 11:54 ?1289次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>設(shè)計(jì)挑戰(zhàn)  Allegro Skill<b class='flag-5'>布線</b>功能 自動(dòng)創(chuàng)建match_group

    高速PCB布局/布線原則

    目錄:一、布線的一般原則1、PCB板知識(shí)2、5-5原則3、20H原則4、3W/4W/10W原則(
    的頭像 發(fā)表于 05-28 19:34 ?1179次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>布局/<b class='flag-5'>布線</b>的<b class='flag-5'>原則</b>

    高層數(shù)層疊結(jié)構(gòu)PCB布線策略

    高層數(shù) PCB布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號(hào),從低速數(shù)字接口到具有不同信號(hào)完整性要求的多個(gè)
    的頭像 發(fā)表于 05-07 14:50 ?627次閱讀
    高層數(shù)層疊結(jié)構(gòu)<b class='flag-5'>PCB</b>的<b class='flag-5'>布線</b>策略

    高速PCB板的電源布線設(shè)計(jì)

    隨著集成電路工藝和集成度的不斷提高,集成電路的工作電壓越來(lái)越低,速度越來(lái)越快。進(jìn)入新的時(shí)代后,這對(duì)于PCB板的設(shè)計(jì)提出了更高的要求。本文正是基于這種背景下,對(duì)高速
    發(fā)表于 04-29 17:31

    如何布線才能降低MDDESD風(fēng)險(xiǎn)?PCB布局的抗干擾設(shè)計(jì)技巧

    降低ESD風(fēng)險(xiǎn)的PCB布線與布局技巧。一、ESD路徑最短優(yōu)先原則ESD是一種高頻、瞬態(tài)干擾,它往往會(huì)選擇阻抗最小的路徑泄放。因此,在布線時(shí),必須確保ESD電流能快
    的頭像 發(fā)表于 04-25 09:43 ?275次閱讀
    如何<b class='flag-5'>布線</b>才能降低MDDESD風(fēng)險(xiǎn)?<b class='flag-5'>PCB</b>布局的抗干擾設(shè)計(jì)技巧

    建議收藏,這31條PCB設(shè)計(jì)布線技巧

    相信大家在做PCB設(shè)計(jì)時(shí),都會(huì)發(fā)現(xiàn)布線這個(gè)環(huán)節(jié)必不可少,而且布線的合理性,也決定了PCB的美觀度和其生產(chǎn)成本的高低,同時(shí)還能體現(xiàn)出電路性能和
    發(fā)表于 04-19 10:46

    知識(shí)點(diǎn)積累——什么是3W原則和20H原則?

    的寄生電容,導(dǎo)致信號(hào)衰減和傳輸延遲,影響時(shí)序同步性能。 嚴(yán)格遵循3W原則會(huì)增加PCB面積和布線的難度,因此通常僅對(duì)關(guān)鍵信號(hào)進(jìn)行強(qiáng)制應(yīng)用,普通信號(hào)可靈活調(diào)整。 純分享貼,有需要可以直接下載附件獲取完整資料! (如果內(nèi)容有幫助可以
    發(fā)表于 04-16 11:18

    PCBPCB 電路布線設(shè)計(jì)

    電路布線設(shè)計(jì)數(shù)字設(shè)計(jì)電路布局要達(dá)到良好效果,仔細(xì)布線是完成電路板設(shè)計(jì)重要關(guān)鍵。數(shù)字與模擬布線
    發(fā)表于 03-12 13:36

    PCB】四層電路板的PCB設(shè)計(jì)

    摘要 詳細(xì)介紹有關(guān)電路板的PCB設(shè)計(jì)過(guò)程以及應(yīng)注意的問(wèn)題。在設(shè)計(jì)過(guò)程中針對(duì)普通元器件及一些特殊元器件采用不同的布局原則;比較手工布線、自動(dòng)布線
    發(fā)表于 03-12 13:31

    104條關(guān)于PCB布局布線的小技巧

    在電子產(chǎn)品設(shè)計(jì)中,PCB布局布線是重要的一步,PCB布局布線的好壞將直接影響電路的性能。 現(xiàn)在,雖然有很多軟件可以實(shí)現(xiàn)
    的頭像 發(fā)表于 01-07 09:21 ?1096次閱讀
    104條關(guān)于<b class='flag-5'>PCB</b>布局<b class='flag-5'>布線</b>的小技巧

    PCB上設(shè)置測(cè)試點(diǎn)的基本原則

    線路板PCB測(cè)試點(diǎn)設(shè)置的原則是確保測(cè)試的準(zhǔn)確性和高效性,同時(shí)避免對(duì)PCB板造成不必要的損害。以下是一些關(guān)鍵的設(shè)置原則
    的頭像 發(fā)表于 10-22 10:57 ?2151次閱讀

    高速PCB設(shè)計(jì)指南

    如今,可以認(rèn)為大多數(shù)PCB存在某種類型的信號(hào)完整性問(wèn)題的風(fēng)險(xiǎn),這種問(wèn)題通常與高速數(shù)字設(shè)計(jì)相關(guān)。高速PCB設(shè)計(jì)和布局專注于創(chuàng)建不易受信號(hào)完整性、電源完整性和EMI/EMC問(wèn)題影響的
    的頭像 發(fā)表于 10-18 14:06 ?1749次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB</b>設(shè)計(jì)指南

    高速電路PCB的EMC設(shè)計(jì)考慮

    電子發(fā)燒友網(wǎng)站提供《高速電路PCB的EMC設(shè)計(jì)考慮.pdf》資料免費(fèi)下載
    發(fā)表于 09-21 11:50 ?5次下載

    高速電路PCB及其電源完整性設(shè)計(jì)

    電子發(fā)燒友網(wǎng)站提供《高速電路PCB及其電源完整性設(shè)計(jì).pdf》資料免費(fèi)下載
    發(fā)表于 09-21 11:49 ?0次下載

    高速ADC PCB布局布線技巧分享

    高速模擬信號(hào)鏈設(shè)計(jì)中,印刷電路板(PCB)布局布線需??要考慮許多選項(xiàng),有些選項(xiàng)比其它選項(xiàng)更重要,有些選項(xiàng)??則取決于應(yīng)用。最終的答案各不相同,但在所有情況下,??設(shè)計(jì)工程師都應(yīng)盡量
    的頭像 發(fā)表于 07-24 08:42 ?1482次閱讀
    <b class='flag-5'>高速</b>ADC <b class='flag-5'>PCB</b>布局<b class='flag-5'>布線</b>技巧分享