中國集成半導(dǎo)體人才存量46.1萬人，人才缺口32萬人，平均每年人才需求為10萬人，但想入門半導(dǎo)體行業(yè)，學(xué)好HDL語言卻并不太容易。

做好FPGA，入門半導(dǎo)體行業(yè)，需要從硬件的角度思考開發(fā)的過程，理解IDE工具工作背后的深層次含義，學(xué)習(xí)HDL不要一上手就寫代碼，切記盲目的使用浮點(diǎn)，隨意的進(jìn)行除法和開方等運(yùn)算，這和FPGA本身的特性及硬件結(jié)構(gòu)相關(guān)，時(shí)序分析也并不難，但一定要理解時(shí)序分析的本質(zhì)原因，理解清楚這5條準(zhǔn)則，其實(shí)用哪款FPGA都不會太難。

1、學(xué)習(xí)FPGA切記一開始就寫代碼，一寫就是好多年！

FPGA作為典型的硬件開發(fā)過程，其難點(diǎn)在于FPGA硬件的深刻理解，優(yōu)秀的FPGA工程師是基于數(shù)學(xué)模型+FPGA底層硬件的理解去優(yōu)化代碼，而不是根據(jù)算法，在不清楚FPGA硬件情況下直接用HDL進(jìn)行描述，這里我們通過兩款FPGA器件的DSP架構(gòu)，和大家分享一下在數(shù)字信號處理過程中FPGA代碼的優(yōu)化過程。

Gowin DSP資源

Xilinx DEP48E資源

2、需要深刻理解IDE工具的背后邏輯！

Xilinx第四代ASMBL FPGA底層架構(gòu)

FPGA開發(fā)者通常的開發(fā)過程是寫好代碼，然后修改語法錯(cuò)誤，按照工具的先后流程點(diǎn)擊相關(guān)選項(xiàng)，下載代碼，可是你是否思考過，所謂的綜合，布局布線，物理約束，時(shí)序約束等背后深層次含義以及IDE相關(guān)參數(shù)設(shè)置對我們設(shè)計(jì)的影響。

3、不要盲目的浮點(diǎn)，開方，除法，指數(shù)運(yùn)算！

在數(shù)字信號處理過程，我們通常建議用戶先將浮點(diǎn)數(shù)據(jù)進(jìn)行定點(diǎn)量化，碰到開方運(yùn)算，我們通常建議是否可以簡化成絕對值和平方再進(jìn)行處理，盡量避免除法運(yùn)算，那背后的邏輯又是什么呢？

Xilinx高效低成本Spartan-7 FPGA器件特征

4、時(shí)序約束和時(shí)序分析沒有想象中的那么難！

周期約束，輸入輸出延遲約束，生成時(shí)鐘約束，時(shí)鐘應(yīng)該走全局時(shí)鐘網(wǎng)絡(luò)，要進(jìn)行多周期約束，設(shè)置偽路徑這些時(shí)序約束中常用的技巧，是否都清楚背后的邏輯，這個(gè)部分想和大家一起探討時(shí)序約束底層的邏輯。

時(shí)序分析必需的三條路徑：源時(shí)鐘、數(shù)據(jù)、目的時(shí)鐘路徑

5、如果你理解了底層，用任何一家FPGA原廠都差不多！

有一個(gè)有趣的統(tǒng)計(jì)：FPGA大部分的問題是由跨時(shí)鐘域?qū)е?，如果你真正理解FPGA，進(jìn)行FPGA代碼的移植都不會太麻煩，而最終選擇哪家的FPGA其實(shí)也就不太重要，因?yàn)槿f變不離其宗。

責(zé)任編輯：xj

原文標(biāo)題：FPGA認(rèn)清這五大原則，想學(xué)不好都難！

文章出處：【微信公眾號：電子發(fā)燒友網(wǎng)】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。