一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速串行:BGA里面不能走差分線?

電子設(shè)計 ? 來源:電子設(shè)計 ? 作者:電子設(shè)計 ? 2020-12-24 17:22 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

你肯定會相信阻抗不匹配影響PCB性能;你會相信等長做得不好影響DDR的時序;你也會相信PCB太長的話高速信號會有問題;但是如果我們告訴你總有一天BGA芯片里面不能穿差分線的話,你會相信嗎?

所謂BGA,也就是學(xué)名為球柵陣列封裝的芯片,是芯片封裝界發(fā)展到今天為止算是集成度最高的封裝技術(shù)了哈。小則幾百pin,多則幾千pin都密密麻麻的按照一定的pitch間距進行排列,我們目前常用的pitch為1.2mm,1mm,0.8mm這些。

那么說到密集,大家肯定都有過這樣的經(jīng)歷,也就是處于BGA里面的高速信號如果要走出BGA的話,一般會在pin的位置去做fanout,也就是所謂的BGA扇出,然后通過一個內(nèi)層(當(dāng)然底層也可以)從BGA里面層層進行突圍,直到走出BGA區(qū)域為止。有的時候,這對走線在走出來的過程中經(jīng)過的地方可謂是非常的坎坷,坑坑洼洼的,例如下面這樣,做過高速信號PCB設(shè)計的粉絲們應(yīng)該都很清楚為什么會這樣了哈。

我們知道,高速信號的過孔是要進行反焊盤處理的,那么這個時候我們就會發(fā)現(xiàn),一對從BGA里面走出來的線可能需要經(jīng)過若干個過孔反焊盤的邊緣。為什么叫邊緣呢?因為過孔反焊盤理論上是挖的越大越好,這樣才能最大程度的提高過孔的阻抗,因此在走線經(jīng)過的區(qū)域,基本上是走線上下的參考平面就會被反焊盤挖空掉,也就是在過孔的區(qū)域,走線是沒有多余的參考的。

如果要問大家這個時候是保證過孔的阻抗呢還是保留那么一小段走線的參考平面,我相信百分之80以上的人都說是保證過孔的阻抗,大家的意見都是也就幾十mil的走線少一點參考平面能有多大的影響,再說了,又不是完全沒參考平面,只是沒有多余的參考平面而已嘛。另外很重要的一點就是,這個是作為PCB設(shè)計界一個通用的處理方式,而且在大多數(shù)產(chǎn)品做出來之后都是沒有問題的。因此大家也就覺得是一個很穩(wěn)妥的設(shè)計方法了。

但是高速先生總喜歡對一些看起來很正常的設(shè)計理念進行“挑戰(zhàn)”,這次我們就針對BGA穿線是不是真的沒有問題進行研究。我們做了一塊測試板,驗證下在1.0mm pitch BGA間距的情況下穿線的影響。如下所示:我們在1.0mm的BGA下穿過一對差分線,然后模擬經(jīng)過若干個其他走線的過孔反焊盤區(qū)域的情況,我們來看看這對走線本身的性能如何。

經(jīng)過我們對幾塊板的同一個待測物的測試結(jié)果對比發(fā)現(xiàn),結(jié)論是驚人的一致!??!它的損耗不會是一條我們認為的平直的曲線,其中在25GHz之后有非常巨大的諧振點。

那個,我相信大多數(shù)粉絲們都能看懂上圖的插入損耗曲線,至少能分辨出好還是不好。如果你們對S參數(shù)還不太熟悉的話,我們高速先生隊長還專門親自拍攝了一個通俗易懂的小視頻,可以幫助大家更深入的了解S參數(shù)這個SI重要的概念哈。

好,我們繼續(xù)往下講,從這個糟糕的S參數(shù)來看,我們大致可以判斷它的可用范圍在25GHz內(nèi),如果大家還是對頻域參數(shù)不是很熟悉的話,我們換成大家喜歡的時域來分析哈。從上面的損耗參數(shù)來看,走現(xiàn)在很成熟的10Gbps到25Gbps應(yīng)該都是沒太大問題的,那我們就直接跳過10G到25G,從56Gbps起步來衡量。那放到我們現(xiàn)在也做得比較多的56G-PAM4的高速設(shè)計上,我們看看如果發(fā)送一個理想的56G-PAM4信號源經(jīng)過這個BGA扇出之后會是怎么樣呢?

恩,看來這個BGA的扇出設(shè)計對于56G-PAM4還是OK的,那我們再來個更厲害的?目前業(yè)界已經(jīng)開始對112G-PAM4進行研究了,那高速先生也嘗試下加入一個112G-PAM4的信號源進去,看看經(jīng)過這個BGA扇出之后會是什么情況。結(jié)果如下所示:

從上面的眼圖可以看到,就只是經(jīng)過了一個BGA扇出之后眼圖就“涼”了一半了,壓根都還沒開始走線,加上走線的話估計就……呃!

就像前面所說的,在112G來臨的時候,如果還是像上面一樣的BGA扇出的話,這對差分線的性能會大打折扣,甚至可能一個我們認為很簡單的扇出設(shè)計就消耗掉整個通道的裕量。BGA扇出雖然是個很簡單而且約定俗成的設(shè)計,但是在信號速率越來越高之后,信號的性能會受到越來越多因素的影響,比如BGA的pitch大小,過孔反焊盤設(shè)計,疊層設(shè)計,線寬線距選擇,加工誤差等,使得原本看起來一個很平常的設(shè)計都可能出現(xiàn)問題,這可能也變成我們SI未來要去思考的問題了。

審核編輯:符乾江
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 高速串行
    +關(guān)注

    關(guān)注

    2

    文章

    22

    瀏覽量

    11437
  • BGA
    BGA
    +關(guān)注

    關(guān)注

    5

    文章

    571

    瀏覽量

    48607
  • 差分線
    +關(guān)注

    關(guān)注

    0

    文章

    38

    瀏覽量

    9108
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    高速應(yīng)用的分設(shè)計

    使用一對互補信號來傳遞信息,有效解決了這些高頻應(yīng)用中的關(guān)鍵問題。分設(shè)計不僅在高速數(shù)字通信、射頻系統(tǒng)、高速ADC/DAC等領(lǐng)域得到廣泛應(yīng)用,還成為了現(xiàn)代高速接口標準(如
    的頭像 發(fā)表于 06-13 12:01 ?165次閱讀
    <b class='flag-5'>高速</b>應(yīng)用的<b class='flag-5'>差</b>分設(shè)計

    SN65LVDS180PW TI高速分線驅(qū)動器和接收器的技術(shù)規(guī)格、EDA模型與數(shù)據(jù)手冊分享

    SN65LVDS180PW TI高速分線驅(qū)動器和接收器的技術(shù)規(guī)格、EDA模型與數(shù)據(jù)手冊分享
    的頭像 發(fā)表于 06-11 17:36 ?299次閱讀
    SN65LVDS180PW   TI<b class='flag-5'>高速</b><b class='flag-5'>差</b><b class='flag-5'>分線</b>驅(qū)動器和接收器的技術(shù)規(guī)格、EDA模型與數(shù)據(jù)手冊分享

    別蒙我,PCB板上這幾對高速線怎么看我都覺得一樣!

    工程師,你們覺得下面兩對表層的高速線,長度完全一樣,性能會有區(qū)別嗎? 沒有過孔,就是表層的分走線,乍一看,還真沒什么不一樣,硬要說有哪里不同的話,那就只有分繞等長的位置不一樣,
    發(fā)表于 06-09 14:34

    CCG2 type-c to DP 在layout時的注意事項是什么,分線阻抗多少歐?

    我想問下CCG2type-c to DP 在layout時的注意事項是什么,分線阻抗多少歐。
    發(fā)表于 05-30 07:23

    PCB設(shè)計如何用電源去耦電容改善高速信號質(zhì)量

    高速先生成員--姜杰 大家都知道,信號的最佳回流路徑是GND:對于線而言,我們希望能參考GND平面;對于信號管腳,我們希望GND管腳伴隨;對于BGA區(qū)域的高速信號扇出過孔,我們希望能
    發(fā)表于 05-19 14:28

    PCB制板廠加工問題很大啊,高速PCB傳輸線阻抗一直往上跑

    了110歐姆!這下完了,這對線的阻抗不滿足10%的加工公差了,大家是不是就會覺得加工出來的這對分線有問題了,估計不能滿足你們10G或者25G的
    發(fā)表于 04-07 17:27

    PCB Layout中的三種線策略

    布線(Layout)是PCB設(shè)計工程師最基本的工作技能之一。線的好壞將直接影響到整個系統(tǒng)的性能,大多數(shù)高速的設(shè)計理論也要最終經(jīng)過Layout得以實現(xiàn)并驗證,由此可見,布線在高速PCB設(shè)計中
    發(fā)表于 03-13 11:35

    高速信號線線規(guī)則有哪些

    高速數(shù)字電路設(shè)計中,信號完整性(SI)是確保系統(tǒng)性能和可靠性的核心要素。高速信號線的線規(guī)則對于維持信號質(zhì)量、減少噪聲干擾以及優(yōu)化時序性能至關(guān)重要。本文將深入探討高速信號線
    的頭像 發(fā)表于 01-30 16:02 ?1378次閱讀

    高速信號線越短越好嗎為什么

    高速數(shù)字電路設(shè)計中,信號線的長度是一個至關(guān)重要的考量因素。隨著數(shù)據(jù)傳輸速率的不斷提升,信號完整性、時序準確性和系統(tǒng)可靠性等方面的挑戰(zhàn)也隨之增加。本文將深入探討高速信號線長度優(yōu)化的
    的頭像 發(fā)表于 01-30 15:56 ?749次閱讀

    DAC5675A分輸入端分線長、線距是否有特殊要求?

    關(guān)于布局布線DAC5675A器件,由于該器件是高速器件,在PCB方面需要向您請教: 1、分輸入端分線長、線距是否有特殊要求? 2、
    發(fā)表于 01-14 06:41

    分信號與串行通信的關(guān)系 分信號接收器的工作原理

    分信號是一種信號傳輸方式,它通過比較兩個信號之間的差異來傳輸信息。在串行通信中,分信號被廣泛使用,因為它具有抗干擾能力強、信號完整性好等優(yōu)點。 分信號與
    的頭像 發(fā)表于 12-26 09:22 ?1031次閱讀

    淺談瑞盟科技·MS2574/2574T/2574SS——高速、四通道分線路驅(qū)動器

    MS2574/MS2574T/MS2574SS是一款高速、低功耗的四通道分線路驅(qū)動芯片,用于平衡或非平衡的數(shù)字數(shù)據(jù)傳輸。提供FAE支持,歡迎咨詢了解
    的頭像 發(fā)表于 12-19 15:20 ?1001次閱讀
    淺談瑞盟科技·MS2574/2574T/2574SS——<b class='flag-5'>高速</b>、四通道<b class='flag-5'>差</b><b class='flag-5'>分線</b>路驅(qū)動器

    MS2375/2375T——四通道分線路接收器

    MS2375 系列芯片是四路分線路接收器,適用于平衡或非平衡的數(shù)字信號傳輸系統(tǒng)。提供方案和FAE支持,歡迎咨詢了解。
    的頭像 發(fā)表于 11-21 12:31 ?1204次閱讀
    MS2375/2375T——四通道<b class='flag-5'>差</b><b class='flag-5'>分線</b>路接收器

    BGA封裝常見故障及解決方法

    時,BGA內(nèi)部的焊點可能會因為承受不住高溫而斷裂,導(dǎo)致BGA開裂。 機械應(yīng)力過大 :強烈的沖擊或振動可能導(dǎo)致BGA承受不住機械應(yīng)力而開裂。 焊接質(zhì)量問題 :不良的焊接工藝或材料可能導(dǎo)致BGA
    的頭像 發(fā)表于 11-20 09:27 ?2110次閱讀

    FPGA如何發(fā)出高速串行信號

    高速串行通信的“高速”一般比較高,基本至少都會上G。如果利用FPGA內(nèi)部的LUT、觸發(fā)器和普通IO是無法滿足這樣高的輸入輸出速率的。
    的頭像 發(fā)表于 08-05 11:12 ?1613次閱讀
    FPGA如何發(fā)出<b class='flag-5'>高速</b><b class='flag-5'>串行</b>信號