雖然如今設(shè)計(jì)的典型工業(yè)級(jí)IGBT可以應(yīng)付大約10μs的短路時(shí)間，但SiC MOSFET幾乎沒(méi)有或者只有幾μs的抗短路能力。這常常被誤以為是SiC MOSFET的一個(gè)基本缺陷。但通過(guò)更為詳細(xì)的背景分析發(fā)現(xiàn)，有些類型的IGBT也不能應(yīng)付短路工況（比如，為軟開(kāi)關(guān)應(yīng)用設(shè)計(jì)的IGBT），并且SiC MOSFET中的某些單元設(shè)計(jì)措施也可將它的抗短路性能提升至典型IGBT所具有的值?？紤]到SiC MOSFET的主要目標(biāo)應(yīng)用，如今并不要求它具備抗短路能力（或者只要求它具備上述的幾μs的抗短路能力），所以可以斷定，這一缺陷目前是可忽略不計(jì)的。而且必須指出的是，抗短路能力提高將對(duì)RDS（on）產(chǎn)生很大的負(fù)面影響。因此，在決定以保證短路耐受時(shí)間的形式提高抗短路能力時(shí)應(yīng)當(dāng)非常慎重。如果決定在數(shù)據(jù)表中指定該參數(shù)值，則必須采取措施確保成品器件的性能。在英飛凌，這是通過(guò)在裝運(yùn)之前對(duì)所有產(chǎn)品進(jìn)行100%生產(chǎn)測(cè)試做到的?？蛻敉ǔＲ笾付ㄒ粋€(gè)產(chǎn)品在應(yīng)用時(shí)能夠成功抵抗的短路事件數(shù)量。要回答這個(gè)問(wèn)題并不容易，因?yàn)樵诓煌倪\(yùn)行條件下，實(shí)際短路條件（雜散電感等）可能差別很大。此時(shí)，供應(yīng)商與最終用戶之間的特定評(píng)估，是解決這個(gè)問(wèn)題的唯一途徑。

以下章節(jié)從簡(jiǎn)要回顧實(shí)際短路破壞機(jī)制開(kāi)始，幫助解釋IGBT與SiC MOSFET之間存在差異的背景原因。在典型的短路事件中，器件在被施加滿（DC總線）電壓的同時(shí)，也被施加由負(fù)載阻抗和半導(dǎo)體的輸出特性定義的電流。因此，同時(shí)施加的高電壓和大電流會(huì)導(dǎo)致器件中的功率損耗和熱應(yīng)力都很大。根據(jù)預(yù)期，熱破壞是個(gè)關(guān)鍵的限制因素，金屬層的實(shí)際熔化是觀察到的失效模式之一。持續(xù)時(shí)間為微秒級(jí)。對(duì)于SiC，還報(bào)道了許多其他發(fā)現(xiàn)，如柵極在成功通過(guò)短路事件后發(fā)生短路。IGBT有時(shí)會(huì)出現(xiàn)類似這種的失效，這是因?yàn)槭┘討?yīng)力脈沖之后的漏電流太大，進(jìn)而導(dǎo)致在短路脈沖之后出現(xiàn)熱失控。但這種類型的失效模式可以根據(jù)對(duì)SiC器件的現(xiàn)有經(jīng)驗(yàn)和了解進(jìn)行排除。

圖20.45mΩ和20A（標(biāo)稱直流額定電流）的SiC MOSFET的典型短路波形

另一個(gè)重要發(fā)現(xiàn)是，在短路條件下，芯片內(nèi)的溫度大幅度升高，顯示出與IGBT不同的分布。溫度升高也是因?yàn)榉逯惦娏鳎ㄅc器件額定電流的比率）相比受益于飽和效應(yīng)的IGBT大幅增大。而MOSFET的設(shè)計(jì)是通過(guò)使用短溝道和有限的JFET效應(yīng)來(lái)減小RDS（on）。結(jié)果是，在短路開(kāi)始之后，SiC MOSFET的峰值電流可以達(dá)到器件額定電流的10倍左右，而對(duì)于IGBT，該值可能僅為額定電流的4倍左右（參見(jiàn)圖20）。即使后來(lái)電流可以下降到一個(gè)可被安全關(guān)斷的值（參見(jiàn)圖20中的虛線），但總體溫度仍然會(huì)上升。

圖21.IGBT（左圖）和SiC MOSFET（右圖）在短路事件之后的溫度分布示意圖

對(duì)于SiC MOSFET，由于短路時(shí)間和由此造成的功率損耗都在2–3μs的范圍以內(nèi)，所以無(wú)法利用整個(gè)芯片的散熱能力，熱量幾乎完全是在靠近芯片表面的極薄漂移區(qū)、隔離氧化層和頂部金屬層中產(chǎn)生的。圖21描繪了這一情境，并與IGBT進(jìn)行了比較。在高壓硅器件中，峰值溫度的波動(dòng)幅度較小，并且更多地是位于器件的主體中。于是便會(huì)出現(xiàn)不同的失效模式，因此對(duì)于SiC MOSFET，已采取其他規(guī)避措施來(lái)調(diào)整器件的短路行為。

英飛凌的CoolSiC MOSFET產(chǎn)品如今被指定的短路耐受時(shí)間可達(dá)3μs，且裝運(yùn)之前已在封裝水平上進(jìn)行百分百的檢驗(yàn)。

對(duì)于SiC MOSFET，減小短路條件下的峰值電流很重要?？梢酝ㄟ^(guò)P基區(qū)更明顯的JFET效應(yīng)、或降低VGS來(lái)減小峰值電流。如欲作進(jìn)一步地了解，可以參見(jiàn)。但是，所有這些對(duì)導(dǎo)通電阻都有不利影響。因此，必須深入了解系統(tǒng)需求和行為，以得出潛在器件相關(guān)的措施和系統(tǒng)創(chuàng)新來(lái)應(yīng)對(duì)短路事件，同時(shí)讓SiC在正常運(yùn)行條件下保持非凡的性能。

原文標(biāo)題：CoolSiC? MOSFET的抗短路能力

文章出處：【微信公眾號(hào)：英飛凌工業(yè)半導(dǎo)體】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯：haq