引言：從本文開始，我們陸續(xù)介紹下有關(guān)7系列FPGA通用PCB設計指導，重點介紹在PCB和接口級別做出設計決策的策略。由于FPGA本身也屬于數(shù)字集成電路，文章中的大部分設計策略及概念也可為其他數(shù)字IC電路設計提供參考。文章內(nèi)容主要包括以下五個章節(jié)內(nèi)容：

PCB技術(shù)基礎：討論當前PCB技術(shù)的基礎，重點是物理結(jié)構(gòu)和常見假設。

配電系統(tǒng)（PDS）：涵蓋7系列FPGA的配電系統(tǒng)，包括去耦電容選擇、穩(wěn)壓器和PCB幾何結(jié)構(gòu)的使用、仿真和測量的所有細節(jié)。

SelectIO信號設計：包含SelectIO 標準、I/O拓撲圖和端接策略以及有關(guān)仿真和測量技術(shù)的信息。

PCB材料和走線：為獲得最佳性能的高頻應用，提供一些關(guān)于管理信號衰減的設計策略。

高速信號傳輸設計：闡述了傳輸線的高速設計。

所提供的分析和實例可以大大加快具體設計的速度。

本文我們介紹第一部分內(nèi)容，即PCB技術(shù)基礎。

印刷電路板（PCB）是電氣系統(tǒng)，其電氣特性與安裝在其上的分立元件和器件一樣復雜。PCB設計者需要對PCB的許多方面都有完全的控制權(quán)；然而，當前的技術(shù)對其幾何結(jié)構(gòu)和由此產(chǎn)生的電性能施加了限制和限制，本小結(jié)介紹以下內(nèi)容：

PCB結(jié)構(gòu)

輸電線路

回流

1. PCB結(jié)構(gòu)

PCB技術(shù)在過去幾十年中沒有發(fā)生顯著變化。兩面鍍銅的絕緣體基材（通常是FR4，環(huán)氧樹脂/玻璃復合材料）的一部分銅被腐蝕掉，形成導電路徑。電鍍和蝕刻基板的層與蝕刻基板之間的額外絕緣體基板粘合在一起。在層疊上鉆孔，將導電鍍層應用于這些過孔，在不同層的蝕刻銅之間選擇性拓撲成導電連接。

圖1、PCB構(gòu)成

雖然PCB技術(shù)有了進步，但PCB的基本結(jié)構(gòu)沒有改變，例如材料特性、使用的層疊層數(shù)、幾何結(jié)構(gòu)和鉆孔技術(shù)（允許孔只穿透堆疊的一部分）。通過PCB技術(shù)形成的結(jié)構(gòu)被抽象為一組物理/電氣結(jié)構(gòu)：走線、平面（或電源層）、通孔和焊盤。

1.1 走線

走線是一種物理金屬條（通常是銅），在PCB的X-Y坐標上的兩個或多個點之間進行電氣連接。走線承載了兩點之間信號的傳輸。

1.2 平面（Planes）

平面是覆蓋整個PCB層的不間斷金屬區(qū)域。小平面，一個平面的變體，是一個不間斷的金屬區(qū)域，只覆蓋PCB層的一部分。通常，一個PCB層中存在多個小平面。平面和小平面將能量分配給PCB上的許多點。它們在走線傳輸信號時非常重要，因為它們是信號回流傳輸介質(zhì)。圖1顯示了完整平面（GND）和小平面（局部鋪銅）。

1.3 過孔

過孔是一塊金屬，在PCB的Z軸空間中的兩個或多個點之間進行電氣連接。過孔在PCB層之間傳輸信號或電源。在當前的平板穿透孔（PTH）技術(shù)中，通孔是通過在PCB上鉆孔的內(nèi)表面電鍍而成的。在目前的微孔技術(shù)（Microvias，也稱為高密度互連或HDI）中，通孔是用激光燒蝕基底材料并使導電鍍層變形而形成的。這些微孔不能穿透超過一層或兩層，但是，它們可以堆疊或階梯式形成貫穿整個板厚的通孔。

1.4焊盤和反焊盤

因為PTH過孔在過孔的整個長度上都是導電的，所以需要一種方法來選擇性地對PCB的各個層的跡線、平面和小平面進行電連接。這是焊盤和反焊盤的作用。 焊盤是規(guī)定形狀的小面積銅。反焊盤是規(guī)定形狀的小區(qū)域，在那里銅被去除。焊盤既可與通孔一起使用，也可用作安裝表面貼裝元件的裸露外層銅。反焊盤主要與過孔一起使用。

圖3、焊盤結(jié)構(gòu)

對于走線，焊盤用于在通孔和給定層上的走線或平面形狀之間進行電氣連接。要使通孔與PCB層上的走線形成牢固連接，必須有一個焊盤以保證機械穩(wěn)定性。焊盤的尺寸必須符合鉆孔公差/定位限制。

反焊盤在平面（Planes）層使用。因在為平面和小平面銅是不間斷的，所以任何穿過銅的通孔都會與銅形成電氣連接。在那里過孔并不是用來與通過的平面或小平面進行電氣連接的，反焊盤會去除過孔穿透的層區(qū)域中的銅。

1.5 Lands

為了焊接表面貼裝元件，外層上的焊盤通常稱為焊環(huán)（圖3中錫膏層）。與這些焊盤進行電氣連接通常需要通孔。由于PTH技術(shù)的制造限制，很少采用可以在Lands區(qū)域內(nèi)放置通孔。取而代之的是，使用一小段連接到表面焊盤的走線。連接走線的最小長度由PCB制造商的最小尺寸規(guī)格確定。微孔技術(shù)不受限制，過孔可以直接放置在焊盤。為了有關(guān)PCB焊盤和BGA封裝的更多信息，請參閱7系列FPGA封裝和引腳產(chǎn)品規(guī)范用戶指南（UG475）附錄“BGA封裝的推薦PCB設計規(guī)則”。

1.6 尺寸

定義PCB尺寸的主要因素是PCB制造限制、FPGA封裝幾何形狀和系統(tǒng)符合性。其他因素，如面向制造的設計（DFM）和可靠性施加了進一步的限制，但由于這些是特定于應用程序的，因此本用戶指南中沒有記錄這些因素。

FPGA封裝的尺寸與PCB制造限制相結(jié)合，直接和間接地定義了本節(jié)中描述的PCB結(jié)構(gòu)（PCB結(jié)構(gòu)）的大部分幾何方面。這大大限制了PCB設計者。封裝球間距（FF封裝為1.0 mm）定義了焊盤布局。當前PCB技術(shù)的最小表面特征尺寸定義了器件下區(qū)域的通孔排列。最小通孔直徑和這些通孔周圍的隔離區(qū)域由PCB制造商定義，這些直徑限制了通孔之間的可用空間量與最大走線寬度。PCB制造限制限制了最小走線寬度和最小間距。

圖4、12層PCB層疊設計案例

容納FPGA所需的PCB層的總數(shù)由信號層的數(shù)量和平面層的數(shù)量定義，大多數(shù)用于大型FPGA的PCB從12層到22層不等。

信號層的數(shù)量由進出FPGA封裝的I/O信號通道的數(shù)量定義（通常與封裝中的總用戶I/O數(shù)有關(guān)）。

平面層的數(shù)量由向FPGA供電并為信號層提供參考和隔離所需的電源和地平面層的數(shù)量來定義。

系統(tǒng)總體要求通常定義了電路板的總厚度，因此，隨著電路板層數(shù)的增加，信號層與平面層（參考層）、以及信號層與信號之間的層間距會變得越來越小，這會引入信號層間的串擾以及影響信號阻抗以及電源系統(tǒng)寄生電感等。 信號走線到參考平面層的Z方向間距（由電路板總厚度和電路板層數(shù)定義）是走線中的一個決定性因素，走線寬度（由FPGA封裝球間距和PCB通過制造限制定義）是控制阻抗的另一個因素。設計者通常很少控制FPGA下的過孔陣列區(qū)域的走線阻抗。當走線穿出BGA陣列時，其寬度可以改變?yōu)槟繕俗杩沟膶挾龋ㄍǔ?0Ω單端）。

去耦電容器布局和分立終端電阻布局是其他領(lǐng)域的權(quán)衡優(yōu)化。DFM約束通常在FPGA（器件封裝）周圍定義一個隔離區(qū)域，在該區(qū)域中不能放置分立的組件。禁區(qū)的目的是為裝配和返工留出空間必要的。為了因此，在“禁止入內(nèi)”區(qū)域之外的區(qū)域是一個組件放置位置的區(qū)域。由PCB設計師決定高優(yōu)先級組件。去偶電容器布置約束在第2部分“配電系統(tǒng)”中進行了描述。

2 傳輸線

信號走線和參考平面的組合形成傳輸線。PCB系統(tǒng)中的所有I/O信號都通過傳輸線傳輸。 對于單端I/O接口，信號走線和參考平面都是將信號從PCB上的一個位置傳輸?shù)搅硪粋€位置所必需的。對于差分I/O接口，傳輸線由兩根走線和一個參考面組成。雖然在差分信號的情況下，參考面的存在并不是嚴格必要的，但對于pcb中差分走線的實際實現(xiàn)卻是必要的。

在PCB系統(tǒng)中，良好的信號完整性依賴于具有阻抗受控的傳輸線。阻抗由走線的幾何形狀和信號走線周圍以及信號走線與參考面之間的填充材料的介電常數(shù)決定。

3 回流

傳輸線及其信號完整性的一個經(jīng)常被忽視的方面是回流。假設一條信號線本身形成一條傳輸線是不正確的。在信號走線中流動的電流在其下方的參考平面中具有相等和相反的互補電流。走線電壓和走線電流與參考面電壓和參考面電流的關(guān)系定義了由走線和參考面形成的傳輸線的特性阻抗。雖然走線下參考平面連續(xù)性的中斷效果不如切斷信號走線那么顯著，但傳輸線和共享參考平面的任何設備的性能都會受到影響。

圖5、信號回流路徑

重要的是要注意參考平面的連續(xù)性和回流路徑。打斷參考平面的連續(xù)性，如孔、槽或隔離縫隙，在信號傳輸中引起顯著的阻抗不連續(xù)性。它們也可能是串擾的重要來源，并導致配電系統(tǒng)（PDS）噪聲?；亓髀窂降闹匾圆豢尚∮U。

原文標題：Xilinx 7系列FPGA PCB設計指導（一）

文章出處：【微信公眾號：FPGA之家】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。

責任編輯：haq