基于Vivado下怎么找到關(guān)鍵路徑？
什么是關(guān)鍵路徑？
關(guān)鍵路徑分為兩類：一類是時序違例的路徑，主要是建立時間違例；
另一類是時序沒有違例，但邏輯級數(shù)較高的路徑。當(dāng)然，第一類路徑中可能會包含第二類路徑。
對于第一類路徑，其違例的原因無外乎邏輯延遲太大、線延遲太大或者時鐘Skew太大等?？梢愿鶕?jù)具體原因?qū)ΠY下藥。對于第二類路徑，其“副作用”比較明顯：
工具犧牲了其他路徑換取了這類路徑的收斂，最終我們可能會看到時序違例的路徑反倒是那些邏輯級數(shù)很低甚至為0的路徑，而這類路徑通常已經(jīng)沒有什么優(yōu)化空間了。此時，要實現(xiàn)整個設(shè)計的時序收斂就變得捉襟見肘了。
因此，在設(shè)計早期找到這類路徑至關(guān)重要。
編輯：jq
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
時鐘
+關(guān)注
關(guān)注
11文章
1901瀏覽量
133203 -
路徑
+關(guān)注
關(guān)注
0文章
50瀏覽量
12640
原文標(biāo)題：Vivado下如何找關(guān)鍵路徑？
文章出處：【微信號：Lauren_FPGA，微信公眾號：FPGA技術(shù)驛站】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
Vivado無法選中開發(fā)板的常見原因及解決方法
對應(yīng)的器件信息和約束文件（XDC），大大簡化工程初始化流程。然而，在某些情況下，我們可能會發(fā)現(xiàn) Vivado 的界面中無法選中目標(biāo)開發(fā)板，導(dǎo)致只能手動選擇器件。那么，遇到這種情況該如何處理呢？
如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果
本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果（以 Vivado 2024.2 為例）。
具身智能工業(yè)機(jī)器人路徑規(guī)劃算法成為破局關(guān)鍵
在工業(yè)4.0與智能制造深度融合的今天，傳統(tǒng)路徑規(guī)劃算法已難以滿足動態(tài)生產(chǎn)環(huán)境的需求。面對復(fù)雜場景下的高精度避障、實時決策與多任務(wù)協(xié)同挑戰(zhàn)，具身智能工業(yè)機(jī)器人路徑規(guī)劃算法成為破局關(guān)鍵。作
充電樁老化負(fù)載評估：保障安全與效率的關(guān)鍵路徑
、繼電器等關(guān)鍵部件在高溫環(huán)境下電解液揮發(fā)或觸點氧化，導(dǎo)致容量下降、接觸電阻增大。環(huán)境侵蝕則加速材料劣化：沿海地區(qū)的鹽霧腐蝕金屬外殼，北方冬季的低溫使塑料件脆化，沙塵侵入導(dǎo)致散熱系統(tǒng)堵塞。使用強(qiáng)度差異
發(fā)表于 03-10 16:32
AMD Vivado Design Suite IDE中的設(shè)計分析簡介
本文檔涵蓋了如何驅(qū)動 AMD Vivado Design Suite 來分析和改善您的設(shè)計。
Vivado Design Suite用戶指南:邏輯仿真
電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南:邏輯仿真.pdf》資料免費(fèi)下載
發(fā)表于 01-15 15:25
?0次下載
科技云報到：數(shù)字化轉(zhuǎn)型，從不確定性到確定性的關(guān)鍵路徑
科技云報到：數(shù)字化轉(zhuǎn)型，從不確定性到確定性的關(guān)鍵路徑
Xilinx_Vivado_SDK的安裝教程
I Agree，然后點擊 Next： 選擇 Vivado HL System Edition（一般選擇這個設(shè)計套件比較完整，它比 Vivado HL Design Edition 多了一個 System Generator for DSP with Mat
每次Vivado編譯的結(jié)果都一樣嗎
很多FPGA工程師都有這種困惑，Vivado每次編譯的結(jié)果都一樣嗎？ 在AMD官網(wǎng)上，有這樣一個帖子： Are Vivado results repeatable for identical
多臺倉儲AGV協(xié)作全局路徑規(guī)劃算法的研究
多AGV動態(tài)路徑規(guī)劃需解決沖突避免，核心在整體協(xié)調(diào)最優(yōu)。規(guī)劃時考慮道路設(shè)計、擁堵、最短路徑和交通管制，用A*算法避免重復(fù)路徑和轉(zhuǎn)彎，同時需交通管制防相撞。創(chuàng)新響應(yīng)需求是關(guān)鍵，良好
Vivado使用小技巧
有時我們對時序約束進(jìn)行了一些調(diào)整，希望能夠快速看到對應(yīng)的時序報告，而又不希望重新布局布線。這時，我們可以打開布線后的dcp，直接在Vivado Tcl Console里輸入更新后的時序約束。如果調(diào)整
Vivado編輯器亂碼問題
，但是在Vivado里面打開用sublime寫的代碼之后，經(jīng)常出現(xiàn)中文亂碼，讓人很不舒服。究其原因就是一般來說第三方的編輯器是采用utf8的編碼方式，而vivado的text editor不是這種方式。
Vivado 2024.1版本的新特性(2)
從綜合角度看，Vivado 2024.1對SystemVerilog和VHDL-2019的一些特性開始支持。先看SystemVerilog。
優(yōu)化 FPGA HLS 設(shè)計
，將設(shè)計導(dǎo)出到 RTL 中的 Vivado 項目中。在“解決方案”下，選擇“導(dǎo)出 RTL”。
它將在后臺執(zhí)行 Vivado 并生成項目文件 (XPR)。它還應(yīng)該編譯設(shè)計，并且應(yīng)該在控制臺
發(fā)表于 08-16 19:56
工商網(wǎng)監(jiān)
評論