本文檔涵蓋了如何驅(qū)動 AMD Vivado Design Suite 來分析和改善您的設(shè)計(jì)，其中詳解了下列主題：

使用 Vivado 集成設(shè)計(jì)環(huán)境 (IDE) 來查看消息、設(shè)計(jì)網(wǎng)表和交叉探測

方法論和 DRC 豁免

分析時序報告

生成所有網(wǎng)表、時序和設(shè)計(jì)收斂報告

智能設(shè)計(jì)運(yùn)行、QoR 建議和 ML 策略

AMD 自適應(yīng)計(jì)算文檔按一組標(biāo)準(zhǔn)設(shè)計(jì)進(jìn)程進(jìn)行組織，以便幫助您查找當(dāng)前開發(fā)任務(wù)相關(guān)的內(nèi)容。您可以在設(shè)計(jì)中心頁面上訪問 AMD Versal 自適應(yīng) SoC 設(shè)計(jì)進(jìn)程。您還可以使用設(shè)計(jì)流程助手來更深入了解設(shè)計(jì)流程，并找到特定于預(yù)期設(shè)計(jì)需求的內(nèi)容。本文檔涵蓋了以下設(shè)計(jì)進(jìn)程：

硬件、IP 和平臺開發(fā)：為硬件平臺創(chuàng)建 PL IP 塊、創(chuàng)建 PL 內(nèi)核、功能仿真以及評估 AMD Vivado 時序收斂、資源使用情況和功耗收斂。還涉及為系統(tǒng)集成開發(fā)硬件平臺。

由于篇幅有限，本文僅選取部分內(nèi)容進(jìn)行分享。如果您希望獲取完整版用戶指南，請至文末點(diǎn)擊鏈接進(jìn)行下載。

IDE 中的交互設(shè)計(jì)分析

以下章節(jié)提供了 AMD Vivado Design Suite IDE 中的設(shè)計(jì)分析簡介。IDE 與依賴工程模式的用戶密切相關(guān)，但其中許多功能特性也適用于依賴非工程模式的用戶。本章涵蓋了下列技巧：

使用“Design Runs”（設(shè)計(jì)運(yùn)行）窗口進(jìn)行快速分析

在不同窗口之間進(jìn)行交叉探測

方法論分析

布局布線分析

使用“Design Runs”窗口

“Design Runs”（設(shè)計(jì)運(yùn)行）窗口是很實(shí)用的分析起點(diǎn)。它可顯示當(dāng)前運(yùn)行狀態(tài)。如需了解更多信息，請參閱《Vivado Design Suite 用戶指南：使用 Vivado IDE》(UG893) 中的“使用‘Schematic’窗口”。

“Design Runs”窗口顯示運(yùn)行狀態(tài)：“running”（正在運(yùn)行）、“finished cleanly”（無錯完成）或“finished with errors”（已完成但有錯誤）。

圖 1：“Design Runs”窗口

“Design Runs”窗口列顯示如下內(nèi)容：

運(yùn)行名稱。

目標(biāo)部件。

與運(yùn)行關(guān)聯(lián)的約束集。

運(yùn)行策略。

運(yùn)行的最后完成步驟的狀態(tài)。

運(yùn)行進(jìn)度。

運(yùn)行的開始時間。

執(zhí)行過程中運(yùn)行的耗用時間或已完成的運(yùn)行的最終運(yùn)行時間。

運(yùn)行的時序評分：WNS、TNS、WHS、THS、WBSS 和 TPWS（如需了解有關(guān)這些數(shù)值的更多信息，請參閱 Report Timing Summary）。您可在此快速驗(yàn)證運(yùn)行是否滿足時序要求。如果未能滿足時序要求，您必須使用“Timing Summary”（時序匯總）報告啟動分析。

注釋：WBSS 表示 report_bus_skew 報告的“Worst Bus Skew Slack”（最差總線偏差時序裕量）。

未能成功布線的信號線數(shù)量。

設(shè)計(jì) LUT、FF、塊 RAM、DSP 以及（如果適用）UltraRAM 的使用率。

總功耗估算。

運(yùn)行策略簡介。

方法論檢查違例。

可用的 QoR 建議。

設(shè)計(jì)運(yùn)行的增量模式。

選擇運(yùn)行時，右鍵單擊菜單允許執(zhí)行各項(xiàng)操作，例如，打開運(yùn)行以便進(jìn)一步分析，設(shè)置運(yùn)行功能特性（如增量編譯或 QoR 建議）。