隨著物聯(lián)網(wǎng)（IoT）芯片工作頻段的增加和工作頻率的提高，面對(duì)多樣的芯片制造工藝， 更小的互聯(lián)線尺寸，如何才能實(shí)現(xiàn)電路寄生參數(shù)的精確提??？如何評(píng)估溫度和制造工藝偏差等對(duì)無源器件特性的影響？如何才能快速智能的收斂得到物聯(lián)網(wǎng)芯片電路設(shè)計(jì)中所需的無源器件？有沒有一套系統(tǒng)的分析方法，來應(yīng)對(duì)物聯(lián)網(wǎng)芯片中電磁場(chǎng)仿真的這些挑戰(zhàn)？

物聯(lián)網(wǎng)芯片市場(chǎng)概況

物聯(lián)網(wǎng)（IoT）開啟了數(shù)百億互聯(lián)智能設(shè)備相互通信的潛力，僅2019年全球物聯(lián)網(wǎng)總連接數(shù)都已達(dá)到120億，預(yù)計(jì)到2025年全球物聯(lián)網(wǎng)總連接數(shù)規(guī)模將達(dá)到246億，而我國(guó)的物聯(lián)網(wǎng)連接數(shù)也將達(dá)到80.1億。截止到2020年，我國(guó)物聯(lián)網(wǎng)產(chǎn)業(yè)規(guī)模已突破1.7萬億元?！拔铩彪S“芯”聯(lián)，“芯”伴“物”動(dòng)，物聯(lián)網(wǎng)芯片作為物聯(lián)網(wǎng)多應(yīng)用場(chǎng)景的核心，整個(gè)產(chǎn)業(yè)鏈的上游，預(yù)計(jì)其市場(chǎng)規(guī)模在2022年時(shí)將達(dá)到107.8億，銷售額的復(fù)合年增長(zhǎng)率也有望達(dá)到13.3%。

圖1 物聯(lián)網(wǎng)應(yīng)用場(chǎng)景及特征分析

物聯(lián)網(wǎng)芯片設(shè)計(jì)中的挑戰(zhàn)

1 更多的工作頻段和更高的工作效率

相較與傳統(tǒng)通信設(shè)備中的通信芯片只負(fù)責(zé)連接和傳輸信號(hào)，物聯(lián)網(wǎng)領(lǐng)域的應(yīng)用場(chǎng)景有明顯的特殊性，覆蓋有線和無線通信模式，并且無線通信模塊也涉及從WiFi、BT（藍(lán)牙）、ZigBee的短距離通信到NB-IOT、LTE Cat1、5G等物聯(lián)網(wǎng)長(zhǎng)距離通信網(wǎng)絡(luò)體系，無線通信類型種類繁多，涉及到需要支持的頻段及頻段組合也顯著增加，NB-IOT、5G等長(zhǎng)距離通信網(wǎng)絡(luò)的應(yīng)用也帶來了更高的工作頻率的要求。同時(shí)，物聯(lián)網(wǎng)芯片的射頻連接穩(wěn)定性、低成本和爆發(fā)式的需求增長(zhǎng)又對(duì)電路設(shè)計(jì)者提出更高的要求。從物聯(lián)網(wǎng)芯片設(shè)計(jì)中無源參數(shù)提取的角度來看，在如此復(fù)雜的電磁應(yīng)用環(huán)境下，寄生參數(shù)的特性分析及電路中關(guān)鍵無源器件仿真精度等要求都給電磁仿真器帶來了更高的挑戰(zhàn)。

2 復(fù)雜的芯片制造工藝應(yīng)用場(chǎng)景

物聯(lián)網(wǎng)芯片設(shè)計(jì)中需要充分利用各種不同芯片制造工藝的優(yōu)勢(shì)，進(jìn)而來提高電路的性能。目前主流的工藝包括CMOS， SOI和SiGe Bi-CMOS等。低功耗的CMOS工藝往往是電路設(shè)計(jì)者的首要的選擇，并且為了降低成本，其工藝節(jié)點(diǎn)越來越小。對(duì)于設(shè)計(jì)者來說，需要對(duì)不同芯片制造工藝下的襯底結(jié)構(gòu)、金屬層和介質(zhì)層材料等進(jìn)行有針對(duì)性的建模，才能更好的對(duì)器件特性及寄生參數(shù)進(jìn)行精準(zhǔn)的模擬和提取。同時(shí)還要考慮，工藝節(jié)點(diǎn)引入的工藝偏差和環(huán)境溫度變化對(duì)器件特性產(chǎn)生的影響。這些分析要求電磁仿真工具具有更高的精確。

3 芯片多樣性和集成度增加

物聯(lián)網(wǎng)芯片設(shè)計(jì)中需要充分利用各種不同芯片制造工藝的優(yōu)勢(shì)，進(jìn)而來提高電路的性能。目前主流的工藝包括CMOS， SOI和SiGe Bi-CMOS等。低功耗的CMOS工藝往往是電路設(shè)計(jì)者的首要的選擇，并且為了降低成本，其工藝節(jié)點(diǎn)越來越小。對(duì)于設(shè)計(jì)者來說，需要對(duì)不同芯片制造工藝下的襯底結(jié)構(gòu)、金屬層和介質(zhì)層材料等進(jìn)行有針對(duì)性的建模，才能更好的對(duì)器件特性及寄生參數(shù)進(jìn)行精準(zhǔn)的模擬和提取。同時(shí)還要考慮，工藝節(jié)點(diǎn)引入的工藝偏差和環(huán)境溫度變化對(duì)器件特性產(chǎn)生的影響。這些分析要求電磁仿真工具具有更高的精確。

綜上所述，更多的工作頻段與更高的工作頻率，復(fù)雜的制造工藝，多樣性和集成度的增加，這三大特點(diǎn)給物聯(lián)網(wǎng)芯片設(shè)計(jì)帶來了很多難題，集中在：1.芯片寄生參數(shù)的特性分析；2.電路中關(guān)鍵無源器件精確仿真；3.工藝偏差和環(huán)境溫度變化對(duì)器件特性產(chǎn)生的影響；4.快速的設(shè)計(jì)收斂得到電路中所需的無源器件。接下來，我們將為您介紹目前行業(yè)里應(yīng)對(duì)上述難題主要的途徑——芯和物聯(lián)網(wǎng)芯片電磁仿真解決方案。

芯和物聯(lián)網(wǎng)芯片電磁仿真解決方案

物聯(lián)網(wǎng)應(yīng)用場(chǎng)景廣泛多樣，包括物聯(lián)網(wǎng)連接和處理芯片，藍(lán)色虛線范圍內(nèi)是連接模塊設(shè)計(jì)，包括 RX/TX/RF/PA/LNA/Switch。本文我們介紹的解決方案希望能夠幫助電路設(shè)計(jì)者針對(duì)這些模塊進(jìn)行高效的無源結(jié)構(gòu)仿真、建模、提取和優(yōu)化。

圖6 芯和物聯(lián)網(wǎng)芯片常用架構(gòu)設(shè)計(jì)電磁仿真解決方案

1 無源結(jié)構(gòu)的多工藝角快速提取

我們針對(duì)多工作頻段、高工作頻率和多工藝場(chǎng)景提供了一種基于 Cadence Virtuoso 設(shè)計(jì)平臺(tái)的電磁仿真提取工具 IRIS，它通過了所有主流晶圓廠在 CMOS/FinFET/SOI/SiG等多工藝節(jié)點(diǎn)上的嚴(yán)格認(rèn)證。IRIS 結(jié)合3D全波求解技術(shù)，滿足從DC到毫米波段的提取精度要求。使用者可以靈活創(chuàng)建仿真單元模塊，然后運(yùn)用多線程/多核技術(shù)、MPI多機(jī)處理技術(shù)將復(fù)雜的仿真問題分解，提高仿真的效率。IRIS軟件進(jìn)行集成無源器件仿真分析時(shí)配合工藝角與溫度掃描模塊，可以達(dá)到快速了解工藝狀況和器件隨工藝變化的特性，對(duì)電路設(shè)計(jì)者預(yù)測(cè)由于工藝偏差而帶來的器件特性變化對(duì)最終電路性能的影響具有指導(dǎo)意義。

2 無源器件的高效建模

此外，我們的方案中還包括了一款基于神經(jīng)網(wǎng)絡(luò)算法的無源器件定制平臺(tái)iModeler。用戶利用這款工具中內(nèi)置的多套面向物聯(lián)網(wǎng)芯片設(shè)計(jì)中需要的電感、變壓器等模板可以快速創(chuàng)建PCell，然后依據(jù)個(gè)人設(shè)計(jì)經(jīng)驗(yàn)在IRIS內(nèi)快速收斂得到滿足電路設(shè)計(jì)需求的無源器件版圖結(jié)構(gòu)，也可以利用模板內(nèi)的多種輔助選項(xiàng)，實(shí)現(xiàn)無源器件的正向和方向提取，進(jìn)而獲取滿足電路設(shè)計(jì)要求的器件。

總結(jié)

本文介紹了物聯(lián)網(wǎng)芯片所具有的特征：更多的工作頻段和更高的工作頻率，復(fù)雜的多芯片制造工藝應(yīng)用場(chǎng)景，芯片多樣性和集成度增加，它們給芯片設(shè)計(jì)帶來了新的挑戰(zhàn)。芯和半導(dǎo)體針對(duì)這些挑戰(zhàn)，推出了系統(tǒng)性的物聯(lián)網(wǎng)芯片電磁仿真解決方案：利用IRIS/iModeler軟件，實(shí)現(xiàn)了快速高精度的無源器件及互連寄生的電磁仿真，無源器件優(yōu)化建模等應(yīng)用，極大地提高了電路設(shè)計(jì)師的設(shè)計(jì)精準(zhǔn)度和設(shè)計(jì)效率，提速產(chǎn)品市場(chǎng)投放。

責(zé)任編輯：haq