一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

VIVADO中時(shí)序報(bào)告中WNS、WHS、TNS、THS有什么含義

OpenFPGA ? 來源:CSDN技術(shù)社區(qū) ? 作者:zpc0212 ? 2021-10-21 14:32 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

VIVADO中時(shí)序報(bào)告中WNS,WHS,TNS,THS含義運(yùn)行“report_timing”或“report_timing_summary”命令后,會注意到 WNS、TNS、WHS 和 THS。

WNS 代表最差負(fù)時(shí)序裕量 (Worst Negative Slack)

TNS 代表總的負(fù)時(shí)序裕量 (Total Negative Slack),也就是負(fù)時(shí)序裕量路徑之和。

WHS 代表最差保持時(shí)序裕量 (Worst Hold Slack)

THS 代表總的保持時(shí)序裕量 (Total Hold Slack),也就是負(fù)保持時(shí)序裕量路徑之和。

這些值告訴設(shè)計(jì)者設(shè)計(jì)與時(shí)序要求相差多少。如果為正值,則說明能達(dá)到時(shí)序要求,若為負(fù)值,則說明時(shí)序達(dá)不到要求。

但是并不代表有時(shí)序警告功能實(shí)現(xiàn)不了,只是工程不穩(wěn)定。更加或者刪減模塊甚至重新編譯都會出現(xiàn)問題。這時(shí)候可以打開implementation查看時(shí)序警告的位置。

9212b4c2-322d-11ec-82a8-dac502259ad0.png

所謂時(shí)序達(dá)不到要求就是指不能夠滿足建立保持時(shí)間,應(yīng)該去關(guān)注對于時(shí)序的約束。

時(shí)序約束包括很多,后面會針對這方面專門出一個(gè)專欄。主要的是對時(shí)鐘信號的周期、占空比的約束,時(shí)鐘分組,時(shí)鐘抖動,還有IO的輸入輸出延時(shí)約束等

來源:https://support.xilinx.com/s/article/51455?language=zh_CN

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • THS
    THS
    +關(guān)注

    關(guān)注

    0

    文章

    11

    瀏覽量

    16026
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    835

    瀏覽量

    68780

原文標(biāo)題:【Vivado那些事兒】VIVADO中時(shí)序報(bào)告中WNS,WHS,TNS,THS含義

文章出處:【微信號:Open_FPGA,微信公眾號:OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    Pico示波器在電源時(shí)序測試的應(yīng)用

    在航天電子系統(tǒng)研發(fā),電源模塊時(shí)序一致性是保障設(shè)備穩(wěn)定運(yùn)行的核心指標(biāo)。
    的頭像 發(fā)表于 05-15 15:55 ?325次閱讀
    Pico示波器在電源<b class='flag-5'>時(shí)序</b>測試<b class='flag-5'>中</b>的應(yīng)用

    FPGA時(shí)序約束之設(shè)置時(shí)鐘組

    Vivado時(shí)序分析工具默認(rèn)會分析設(shè)計(jì)中所有時(shí)鐘相關(guān)的時(shí)序路徑,除非時(shí)序約束設(shè)置了時(shí)鐘組或f
    的頭像 發(fā)表于 04-23 09:50 ?468次閱讀
    FPGA<b class='flag-5'>時(shí)序</b>約束之設(shè)置時(shí)鐘組

    一文詳解Vivado時(shí)序約束

    Vivado時(shí)序約束是保存在xdc文件,添加或創(chuàng)建設(shè)計(jì)的工程源文件后,需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存
    的頭像 發(fā)表于 03-24 09:44 ?3519次閱讀
    一文詳解<b class='flag-5'>Vivado</b><b class='flag-5'>時(shí)序</b>約束

    使用DDS生成三個(gè)信號并在Vivado實(shí)現(xiàn)低通濾波器

    本文使用 DDS 生成三個(gè)信號,并在 Vivado 實(shí)現(xiàn)低通濾波器。低通濾波器將濾除相關(guān)信號。
    的頭像 發(fā)表于 03-01 14:31 ?1738次閱讀
    使用DDS生成三個(gè)信號并在<b class='flag-5'>Vivado</b><b class='flag-5'>中</b>實(shí)現(xiàn)低通濾波器

    集成電路設(shè)計(jì)靜態(tài)時(shí)序分析介紹

    本文介紹了集成電路設(shè)計(jì)靜態(tài)時(shí)序分析(Static Timing Analysis,STA)的基本原理、概念和作用,并分析了其優(yōu)勢和局限性。 ? 靜態(tài)時(shí)序分析(Static Timing
    的頭像 發(fā)表于 02-19 09:46 ?623次閱讀

    使用THS1206時(shí)候兩個(gè)問題求解

    各位專家,大家好,我在使用THS1206時(shí)候兩個(gè)問題,麻煩您幫我解答一下: 1、在test mode下,我把CR0的bit8和bit9設(shè)置為0、1時(shí),即此時(shí)THS1206的輸出應(yīng)
    發(fā)表于 02-13 08:36

    THS1206THS12082THS10064THS10082評估模塊

    電子發(fā)燒友網(wǎng)站提供《THS1206THS12082THS10064THS10082評估模塊.pdf》資料免費(fèi)下載
    發(fā)表于 12-16 10:36 ?0次下載
    <b class='flag-5'>THS1206THS12082THS10064THS</b>10082評估模塊

    請問SN65HVD230D和SN65HVD230DRD和DR分別代表什么含義?什么區(qū)別呢?

    問一個(gè)芯片后綴的含義的問題,SN65HVD230D和SN65HVD230DRD和DR分別代表什么含義,什么區(qū)別呢
    發(fā)表于 12-09 06:20

    Vivado使用小技巧

    有時(shí)我們對時(shí)序約束進(jìn)行了一些調(diào)整,希望能夠快速看到對應(yīng)的時(shí)序報(bào)告,而又不希望重新布局布線。這時(shí),我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的
    的頭像 發(fā)表于 10-24 15:08 ?1016次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    THS4631DGNR是否可以用在磁共振成像設(shè)備?

    THS4631DGNR是否可以用在磁共振成像設(shè)備
    發(fā)表于 09-24 07:48

    THS3201的datasheet,一項(xiàng)指標(biāo)noise figure,其值為11dB,這個(gè)指標(biāo)怎么解釋?

    請問專家,在THS3201的datasheet一項(xiàng)指標(biāo)noise figure,其值為11dB(G=10V/V,RG=28歐姆,RF=255歐姆),這個(gè)指標(biāo)怎么解釋?
    發(fā)表于 09-12 06:25

    請問ths3091d和ths3091dda什么區(qū)別???

    請問ths3091d和ths3091dda什么區(qū)別啊,在用multisim仿真ths3091時(shí)沒有ths3091,只有上面兩款芯片,試問
    發(fā)表于 09-05 08:24

    時(shí)序邏輯電路的描述方法哪些

    時(shí)序邏輯電路是數(shù)字電路的一種重要類型,它具有存儲功能,能夠根據(jù)輸入信號和內(nèi)部狀態(tài)的變化來改變其輸出。時(shí)序邏輯電路廣泛應(yīng)用于計(jì)算機(jī)、通信、控制等領(lǐng)域。本文將介紹時(shí)序邏輯電路的描述方法,
    的頭像 發(fā)表于 08-28 11:37 ?1422次閱讀

    使用THS3091什么要注意的地方嗎?

    THS3091好像燒了。引腳3和4或6和7是通的,不知道怎么回事。用的正負(fù)15V的電源。沒有放大,沒有輸入的輸入時(shí),輸出就有一個(gè)直流,大概7到8V。測引腳,引腳6、7是通的,芯片還特燙。THS3091使用什么要注意的地方嗎?
    發(fā)表于 08-16 06:26

    深度解析FPGA時(shí)序約束

    建立時(shí)間和保持時(shí)間是FPGA時(shí)序約束兩個(gè)最基本的概念,同樣在芯片電路時(shí)序分析也存在。
    的頭像 發(fā)表于 08-06 11:40 ?1406次閱讀
    深度解析FPGA<b class='flag-5'>中</b>的<b class='flag-5'>時(shí)序</b>約束