一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何根據(jù)Versal ACAP架構(gòu)的描述來使用XPE

YCqV_FPGA_EETre ? 來源:Xilinx賽靈思官微 ? 作者:Xilinx ? 2021-10-28 16:49 ? 次閱讀

對于任何一項設(shè)計,要想盡可能實現(xiàn)最低的功率包絡(luò),都需要在設(shè)計周期早期準確估算功耗。早期估算有助于選擇合適的器件、充分發(fā)揮架構(gòu)優(yōu)勢、更改設(shè)計拓撲,以及使用不同 IP 塊。在設(shè)計階段早期妥善權(quán)衡取舍,可以幫助用戶在滿足規(guī)格要求的同時,將自身產(chǎn)品更快速推向市場。

本文檔旨在介紹如何根據(jù) Versal ACAP 架構(gòu)的描述來使用 Xilinx Power Estimator (XPE)。

UG1275

賽靈思提供了 2 種類型的功耗估算工具:通常用于在設(shè)計實現(xiàn)之前進行估算的 XPE,以及準確性更高、適合在設(shè)計實現(xiàn)期間使用的 Vivado Report Power。二者都包含豐富的功能,能夠助力創(chuàng)建低功耗 ACAP 設(shè)計。

針對整個設(shè)計周期內(nèi)的各種功耗難題,賽靈思建議采用如下功耗方法論 (Power Methodology) 解決。

在工程的概念設(shè)計和架構(gòu)探索階段,利用有限的設(shè)計架構(gòu)詳情來評估功耗預(yù)算至關(guān)重要。XPE 可以解決大部分早期功耗估算難題。它通常適用于工程的預(yù)設(shè)計和預(yù)實現(xiàn)階段,有助于根據(jù)應(yīng)用的具體需求進行架構(gòu)評估、器件選擇、選擇合適的電源組件,以及散熱管理解決方案。

XPE 能夠考量使用者進行設(shè)計的資源使用情況、翻轉(zhuǎn)率、I/O 負載和其它各種因素。通過將這些因素與器件模型相結(jié)合,即可計算估算的配電功耗。

保證有效執(zhí)行功耗估算的設(shè)計注意事項

XPE 中的設(shè)計輸入分類為以下 3 個類別:

● 設(shè)計創(chuàng)建:設(shè)計創(chuàng)建表示手動輸入功耗估算,隨后開始依次選擇正確的器件、散熱條件規(guī)格以及更重要的是,配置平臺管理控制器。完成設(shè)計配置后,使用“快速估算 (Quick Estimate)”和“IP 管理器 (IP Manager)”來創(chuàng)建設(shè)計,然后在各塊工作表上進行優(yōu)化。

● 設(shè)計移植:設(shè)計移植首先需將上一代 XPE 設(shè)計 (.xpe) 導(dǎo)入“匯總 (Summary)”工作表。導(dǎo)入流程僅檢索與 Versal架構(gòu)相關(guān)的數(shù)據(jù),主要是可編程邏輯 (PL) 和處理器系統(tǒng) (PS) 配置。因此,它需要完成器件選擇和配置,以便完成設(shè)計創(chuàng)建,此外還需要通過 IP Manager 或者通過在塊工作表中手動輸入來添加所需的新的塊。

● 設(shè)計分析:設(shè)計分析因 Vivado 中創(chuàng)建的 Versal ACAP 設(shè)計而異,通過將設(shè)計分析導(dǎo)入 XPE 即可進行進一步的分析或后處理。

使用處理器系統(tǒng)工作表

Versal ACAP 將功能豐富的 64 位雙核 Arm Cortex-A72 和雙核 Arm Cortex-R5F 處理器系統(tǒng) (PS)、賽靈思可編程邏輯 (PL) 架構(gòu)以及 AI 引擎 (AI Engine) 全都集成到單一器件內(nèi)。

低功耗域和全功耗域

處理器子系統(tǒng) (PS) 工作表分為 2 個域:低功耗域 (Low Power Domain) 和全功耗域 (Full Power Domain)。這些功耗域可開啟和關(guān)閉。以下圖例分別展示了低功耗域和全功耗域。

處理器和 PLL

Versal 架構(gòu)的 PS 為全功耗域集成了功能豐富的 64 位雙核 Arm Cortex-A72 (APU),并為低功耗域集成了雙核 ArmCortex-R5F (RPU) 處理器系統(tǒng) (PS)。在全功耗域中可使用 APU PLL 來為 Arm Cortex-A72 核、L2 高速緩存、FPD 互連結(jié)構(gòu)和 CCI 生成時鐘。在低功耗域中可使用 RPU PLL 來為 Arm Cortex-R5F 核、TCM、OCM 和 LPD 互連結(jié)構(gòu)生成時鐘。

注:使用 A72 時,必須啟用 L2 高速緩存,XPE 會自動將其啟用并向 FPD 添加電源。

存儲器和 I/O 接口

Arm Cortex-A72 和 Cortex-R5F CPU 系統(tǒng)還包含片上 TCM、OCM 存儲器、L2 高速緩存和豐富的外設(shè)連接接口。

高速緩存一致性互連 (CCI)

所謂 CCI 表示將部分互連和一致性功能組合到一起的塊?!柏撦d (Load)”字段值取決于應(yīng)用,范圍為 0% - 100%。此Load 值與“互連負載 (Load for Interconnect)”值相同。允許的最大頻率與對應(yīng)速度等級的 APU 頻率范圍相同。

責任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 賽靈思
    +關(guān)注

    關(guān)注

    33

    文章

    1795

    瀏覽量

    132033
  • XPE
    XPE
    +關(guān)注

    關(guān)注

    0

    文章

    7

    瀏覽量

    11118
  • ACAP
    +關(guān)注

    關(guān)注

    1

    文章

    54

    瀏覽量

    8320

原文標題:XPE 助力設(shè)計早期準確功耗估算

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    第二代AMD Versal Premium系列SoC滿足各種CXL應(yīng)用需求

    第二代 AMD Versal Premium 系列自適應(yīng) SoC 是一款多功能且可配置的平臺,提供全面的 CXL 3.1 子系統(tǒng)。該系列自適應(yīng) SoC 旨在滿足從簡單到復(fù)雜的各種 CXL 應(yīng)用需求
    的頭像 發(fā)表于 04-24 14:52 ?211次閱讀
    第二代AMD <b class='flag-5'>Versal</b> Premium系列SoC滿足各種CXL應(yīng)用需求

    面向AI與機器學(xué)習(xí)應(yīng)用的開發(fā)平臺 AMD/Xilinx Versal? AI Edge VEK280

    解讀: *附件:VEK280_用戶指南 開發(fā)手冊.pdf 一、核心配置與架構(gòu) ? 自適應(yīng)SoC芯片 基于AMD Versal? AI Edge系列VE2802自適應(yīng)SoC,集成AI引擎機器學(xué)習(xí)
    的頭像 發(fā)表于 04-11 18:33 ?808次閱讀
    面向AI與機器學(xué)習(xí)應(yīng)用的開發(fā)平臺 AMD/Xilinx <b class='flag-5'>Versal</b>? AI Edge VEK280

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(下)

    在 AMD Vivado Design Suite 2024.2 版本中,Advanced Flow 自動為所有 AMD Versal 自適應(yīng) SoC 器件啟用。請注意,Advanced Flow
    的頭像 發(fā)表于 01-23 09:33 ?465次閱讀
    AMD <b class='flag-5'>Versal</b>自適應(yīng)SoC器件Advanced Flow概覽(下)

    EE-133:將ADSP-218x的傳統(tǒng)架構(gòu)文件轉(zhuǎn)換為鏈接器描述文件

    電子發(fā)燒友網(wǎng)站提供《EE-133:將ADSP-218x的傳統(tǒng)架構(gòu)文件轉(zhuǎn)換為鏈接器描述文件.pdf》資料免費下載
    發(fā)表于 01-13 16:34 ?0次下載
    EE-133:將ADSP-218x的傳統(tǒng)<b class='flag-5'>架構(gòu)</b>文件轉(zhuǎn)換為鏈接器<b class='flag-5'>描述</b>文件

    如何通過PMC_GPIO喚醒AMD Versal? Adaptive SoC Linux系統(tǒng)

    指導(dǎo)頁面和 MPSoC 系統(tǒng)在同一個 Wiki 網(wǎng)頁。本文將通過 PMC_GPIO 作為例子來描述如何喚醒 Versal 系統(tǒng)。 Wiki 網(wǎng)頁: https
    的頭像 發(fā)表于 12-17 10:07 ?589次閱讀
    如何通過PMC_GPIO喚醒AMD <b class='flag-5'>Versal</b>? Adaptive SoC Linux系統(tǒng)

    使用 AMD Versal AI 引擎釋放 DSP 計算的潛力

    Versal AI 引擎可以在降低功耗預(yù)算的情況下提高 DSP 計算密度,”高級產(chǎn)品營銷經(jīng)理 Udayan Sinha 表示。這種效率使 Versal AI 引擎能夠在嚴格的功耗預(yù)算內(nèi)處理最苛刻
    的頭像 發(fā)表于 11-29 14:07 ?1023次閱讀

    貿(mào)澤開售適用于AI和機器學(xué)習(xí)應(yīng)用的 AMD Versal AI Edge VEK280評估套件

    2024 年 11 月 19 日 – 專注于引入新品的全球電子元器件和工業(yè)自動化產(chǎn)品授權(quán)代理商貿(mào)澤電子 (Mouser Electronics) 即日起供應(yīng)AMD全新Versal? AI Edge
    發(fā)表于 11-21 14:23 ?232次閱讀

    使用AMD Versal AI引擎加速高性能DSP應(yīng)用

    AMD Versal AI 引擎使您能夠擴展數(shù)字信號處理( DSP )算力與面向未來的設(shè)計,從而適應(yīng)當前和下一代計算密集型 DSP 應(yīng)用。借助 Versal AI 引擎,客戶能以更低的功耗1和更少的可編程邏輯資源2獲得高性能 DSP。
    的頭像 發(fā)表于 11-20 16:35 ?701次閱讀

    AMD推出第二代Versal Premium系列

    近日,AMD(超威,納斯達克股票代碼:AMD )今日宣布推出第二代 AMD Versal Premium 系列,這款自適應(yīng) SoC 平臺旨在面向各種工作負載提供最高水平系統(tǒng)加速。第二代 Versal
    的頭像 發(fā)表于 11-13 09:27 ?691次閱讀

    AMD第二代Versal自適應(yīng)SoC的主要特色

    AMD 第二代 AMD Versal AI Edge 和 Versal Prime 系列助力 AI 驅(qū)動型和經(jīng)典的嵌入式系統(tǒng)實現(xiàn)單芯片智能性。可在性能、功耗、占板面積、功能安全和信息安全性之間達到出色的平衡。
    的頭像 發(fā)表于 09-18 10:14 ?840次閱讀

    AMD Versal自適應(yīng)SoC CPM5 QDMA的Tandem PCIe啟動流程介紹

    本文將從硬件設(shè)計和驅(qū)動使用兩個方面介紹基于 CPM5 QDMA 的 AMD Versal 自適應(yīng) SoC 的 Tandem 設(shè)計和啟動流程。
    的頭像 發(fā)表于 09-18 10:07 ?1133次閱讀
    AMD <b class='flag-5'>Versal</b>自適應(yīng)SoC CPM5 QDMA的Tandem PCIe啟動流程介紹

    ALINX VERSAL SOM產(chǎn)品介紹

    近日,2024 AMD Adaptive Computing Summit(AMD ACS)在深圳舉行,芯驛電子應(yīng)邀出席作主題分享:《ALINX 基于 Versal 系列硬件解決方案》,闡述了 ALINX 模塊化產(chǎn)品設(shè)計理念,展示基于 Versal 系列芯片開發(fā)的新品及后
    的頭像 發(fā)表于 08-05 10:33 ?916次閱讀

    一個更適合工程師和研究僧的FPGA提升課程

    系統(tǒng)軟件設(shè)計; ● 嵌入式系統(tǒng)設(shè)計; ● Zynq SoC 系統(tǒng)架構(gòu); ● 基于Vitis進行嵌入軟件開發(fā)移植; Versal ACAP設(shè)計課程 03 ● 設(shè)計Vers
    發(fā)表于 06-05 10:09

    PMP22165.1-適用于 Xilinx 通用自適應(yīng)計算加速平臺 (ACAP) 的電源 PCB layout 設(shè)計

    電子發(fā)燒友網(wǎng)站提供《PMP22165.1-適用于 Xilinx 通用自適應(yīng)計算加速平臺 (ACAP) 的電源 PCB layout 設(shè)計.pdf》資料免費下載
    發(fā)表于 05-19 10:45 ?0次下載
    PMP22165.1-適用于 Xilinx 通用自適應(yīng)計算加速平臺 (<b class='flag-5'>ACAP</b>) 的電源 PCB layout 設(shè)計

    AMD Versal? Adaptive SoC CPM PCIE PIO EP設(shè)計CED示例

    本文可讓開發(fā)者們看懂 AMD Vivado Design Tool 2023.2 中的“AMD Versal Adaptive SoC CPM PCIE PIO EP 設(shè)計”CED 示例。?
    的頭像 發(fā)表于 05-10 09:39 ?845次閱讀
    AMD <b class='flag-5'>Versal</b>? Adaptive SoC CPM PCIE PIO EP設(shè)計CED示例