一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

新思科技與臺積公司聯(lián)手提升系統(tǒng)集成至數(shù)千億個晶體管

新思科技 ? 來源:新思科技 ? 作者:新思科技 ? 2021-11-05 15:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

雙方拓展戰(zhàn)略合作,提供全面的3D系統(tǒng)集成功能,支持在單一封裝中集成數(shù)千億個晶體管

新思科技3DIC Compiler是統(tǒng)一的多裸晶芯片設(shè)計(jì)實(shí)現(xiàn)平臺,無縫集成了基于臺積公司3DFabric技術(shù)的設(shè)計(jì)方法, 為客戶提供完整的“初步規(guī)劃到簽核”的設(shè)計(jì)平臺

此次合作將臺積公司的技術(shù)進(jìn)展與3DIC Compiler的融合架構(gòu)、先進(jìn)設(shè)計(jì)內(nèi)分析架構(gòu)和簽核工具相結(jié)合,滿足了開發(fā)者對性能、功耗和晶體管數(shù)量密度的要求

新思科技(Synopsys)近日宣布擴(kuò)大與臺積公司的戰(zhàn)略技術(shù)合作,提供更高水平的系統(tǒng)集成,以滿足高性能計(jì)算(HPC)應(yīng)用對更佳PPA(功耗、性能和面積)的需求。雙方客戶可通過新思科技的3DIC Compiler平臺,高效訪問基于臺積公司的3DFabric設(shè)計(jì)方法,從而顯著推進(jìn)大容量3D系統(tǒng)的設(shè)計(jì)。

這些設(shè)計(jì)方法可在臺積公司的集成片上系統(tǒng)(SoIC)技術(shù)中提供3D芯片堆疊支持,并在集成扇出(InFO)和基底晶片芯片(CoWoS)技術(shù)中提供2.5/3D先進(jìn)封裝支持。這些先進(jìn)的方法融合了3DIC Compiler平臺的高度集成多裸晶芯片設(shè)計(jì),可支持解決從“初步規(guī)劃到簽核” 的全面挑戰(zhàn),推動新一代超級融合3D系統(tǒng)的實(shí)現(xiàn)。

“臺積公司與我們的開放創(chuàng)新平臺(OIP)生態(tài)系統(tǒng)合作伙伴密切合作,共同推動高性能計(jì)算領(lǐng)域的下一代創(chuàng)新。這次合作是將新思科技的3DIC Compiler平臺與臺積公司的芯片堆疊以及先進(jìn)封裝技術(shù)相結(jié)合,致力于幫助我們的客戶成功設(shè)計(jì)高性能計(jì)算應(yīng)用芯片,滿足他們對芯片功耗和性能的高要求?!?/p>

——Suk Lee

臺積公司設(shè)計(jì)基礎(chǔ)設(shè)施

管理事業(yè)部副總裁

3DIC Compiler平臺是一套完整的端到端解決方案,用于高效的2.5/3D多裸晶芯片設(shè)計(jì)和全系統(tǒng)集成。基于新思科技Fusion Design Platform通用的統(tǒng)一數(shù)據(jù)模型, 3DIC Compiler平臺整合了具有革命性意義的多裸晶芯片設(shè)計(jì)能力,并利用新思科技世界一流的設(shè)計(jì)實(shí)現(xiàn)和簽核技術(shù),在統(tǒng)一集成的3DIC設(shè)計(jì)操作界面提供完整的從“初步規(guī)劃到簽核”平臺。這種超融合解決方案包括2D和3D可視化、跨層探索和規(guī)劃、設(shè)計(jì)實(shí)現(xiàn)、可測性設(shè)計(jì)和全系統(tǒng)驗(yàn)證的設(shè)計(jì)及簽核分析。

“為滿足以AI中心的工作負(fù)載和專用計(jì)算優(yōu)化日益增長的需求,領(lǐng)導(dǎo)力和廣泛的協(xié)作創(chuàng)新能力缺一不可。我們與臺積公司就其最新的3DFabric技術(shù)展開的開創(chuàng)性工作,使我們能夠探索并實(shí)現(xiàn)前所未有的3D系統(tǒng)集成水平。通過3DIC Compiler平臺和臺積公司高度可訪問的集成技術(shù),性能、功耗和晶體管數(shù)量密度等都將實(shí)現(xiàn)飛躍,并將重塑眾多現(xiàn)有和新興的應(yīng)用及市場?!?/p>

——Shankar Krishnamoorthy

新思科技數(shù)字設(shè)計(jì)事業(yè)部總經(jīng)理

3DIC Compiler平臺不僅效率高,還能擴(kuò)展容量和性能,為各種異構(gòu)工藝和堆疊裸片提供無縫支持。通過采用新思科技的集成簽核解決方案,包括PrimeTime時序簽核解決方案、StarRC寄生參數(shù)提取簽核、Tweaker ECO收斂解決方案和IC Validator物理驗(yàn)證解決方案,結(jié)合Ansys RedHawk-SC Electrothermal系列多物理場分析解決方案,以及新思科技的TestMax DFT解決方案,3DIC Compiler平臺可提供前所未有的先進(jìn)聯(lián)合分析技術(shù),幫助實(shí)現(xiàn)穩(wěn)定的高性能設(shè)計(jì)的更快收斂。

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    459

    文章

    52374

    瀏覽量

    438934
  • 晶片
    +關(guān)注

    關(guān)注

    1

    文章

    408

    瀏覽量

    31998
  • 新思科技
    +關(guān)注

    關(guān)注

    5

    文章

    863

    瀏覽量

    51377

原文標(biāo)題:3DIC Compiler X 3DFabric,新思科技與臺積公司聯(lián)手提升系統(tǒng)集成至數(shù)千億個晶體管

文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    下一代高速芯片晶體管解制造問題解決了!

    ,10埃)開始一直使用到A7代。 從這些外壁叉片晶體管的量產(chǎn)中獲得的知識可能有助于下一代互補(bǔ)場效應(yīng)晶體管(CFET)的生產(chǎn)。 目前,領(lǐng)先的芯片制造商——英特爾、電和三星——正在利用
    發(fā)表于 06-20 10:40

    思科技攜手公司開啟埃米級設(shè)計(jì)時代

    思科技近日宣布持續(xù)深化與公司的合作,為公司
    的頭像 發(fā)表于 05-27 17:00 ?550次閱讀

    低功耗熱發(fā)射極晶體管的工作原理與制備方法

    集成電路是現(xiàn)代信息技術(shù)的基石,而晶體管則是集成電路的基本單元。沿著摩爾定律發(fā)展,現(xiàn)代集成電路的集成度不斷
    的頭像 發(fā)表于 05-22 16:06 ?343次閱讀
    低功耗熱發(fā)射極<b class='flag-5'>晶體管</b>的工作原理與制備方法

    無結(jié)場效應(yīng)晶體管詳解

    當(dāng)代所有的集成電路芯片都是由PN結(jié)或肖特基勢壘結(jié)所構(gòu)成:雙極結(jié)型晶體管(BJT)包含兩背靠背的PN 結(jié),MOSFET也是如此。結(jié)型場效應(yīng)晶體管(JFET) 垂直于溝道方向有一
    的頭像 發(fā)表于 05-16 17:32 ?340次閱讀
    無結(jié)場效應(yīng)<b class='flag-5'>晶體管</b>詳解

    多值電場型電壓選擇晶體管結(jié)構(gòu)

    內(nèi)建電場來控制晶體管對電壓的選擇性通斷,如圖: 該晶體管由兩PN結(jié)組成,第一晶體管PN結(jié)在外加電場下正向偏置,減小了內(nèi)建電場,當(dāng)通入的電
    發(fā)表于 04-15 10:24

    電2nm制成細(xì)節(jié)公布:性能提升15%,功耗降低35%

    的顯著進(jìn)步。 電在會上重點(diǎn)介紹了其2納米“納米片(nanosheets)”技術(shù)。據(jù)介紹,相較于前代制程,N2制程在性能上提升了15%,功耗降低了高達(dá)30%,能效顯著提升。此外,得益
    的頭像 發(fā)表于 12-18 16:15 ?611次閱讀

    電分享 2nm 工藝深入細(xì)節(jié):功耗降低 35% 或性能提升15%!

    下),同時其晶體管密度是上一代3nm制程的1.15倍。這些顯著優(yōu)勢主要得益于電的全柵極(Gate-All-Around, GAA)納米片晶體管、N2 NanoFlex設(shè)計(jì)技術(shù)協(xié)同優(yōu)
    的頭像 發(fā)表于 12-16 09:57 ?784次閱讀
    <b class='flag-5'>臺</b><b class='flag-5'>積</b>電分享 2nm 工藝深入細(xì)節(jié):功耗降低 35% 或性能<b class='flag-5'>提升</b>15%!

    晶體管與場效應(yīng)的區(qū)別 晶體管的封裝類型及其特點(diǎn)

    晶體管與場效應(yīng)的區(qū)別 工作原理 : 晶體管晶體管(BJT)基于雙極型晶體管的原理,即通過控制基極電流來控制集電極和發(fā)射極之間的電流。
    的頭像 發(fā)表于 12-03 09:42 ?952次閱讀

    思科技再獲公司多項(xiàng)OIP年度合作伙伴大獎

    半導(dǎo)體技術(shù)領(lǐng)域的發(fā)展速度十分驚人,新思科技與公司(TSMC)始終處于行業(yè)領(lǐng)先地位,不斷突破技術(shù)邊界,推動芯片設(shè)計(jì)的創(chuàng)新與效率提升。我們與
    的頭像 發(fā)表于 10-31 14:28 ?615次閱讀

    NMOS晶體管和PMOS晶體管的區(qū)別

    NMOS晶體管和PMOS晶體管是兩種常見的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)類型,它們在多個方面存在顯著的差異。以下將從結(jié)構(gòu)、工作原理、性能特點(diǎn)、應(yīng)用場景等方面詳細(xì)闡述NMOS晶體管
    的頭像 發(fā)表于 09-13 14:10 ?7664次閱讀

    晶體管處于放大狀態(tài)的條件是什么

    晶體管是一種半導(dǎo)體器件,廣泛應(yīng)用于電子設(shè)備中。它具有三主要的引腳:基極(B)、發(fā)射極(E)和集電極(C)。晶體管的工作原理是通過控制基極和發(fā)射極之間的電流,來控制集電極和發(fā)射極之間的電流。
    的頭像 發(fā)表于 07-18 18:15 ?2817次閱讀

    芯片晶體管的深度和寬度有關(guān)系嗎

    一、引言 有關(guān)系。隨著集成電路技術(shù)的飛速發(fā)展,芯片晶體管作為電子設(shè)備的核心元件,其性能的優(yōu)化和制造技術(shù)的提升成為了行業(yè)關(guān)注的焦點(diǎn)。在晶體管的眾多設(shè)計(jì)參數(shù)中,深度和寬度是兩
    的頭像 發(fā)表于 07-18 17:23 ?1310次閱讀

    什么是光電晶體管?光電晶體管的工作原理和結(jié)構(gòu)

    光電晶體管是具有三端子(發(fā)射極、基極和集電極)或兩端子(發(fā)射極和集電極)的半導(dǎo)體器件,并具有光敏基極區(qū)域。雖然所有晶體管都對光敏感,但光電晶體管
    的頭像 發(fā)表于 07-01 18:13 ?4044次閱讀
    什么是光電<b class='flag-5'>晶體管</b>?光電<b class='flag-5'>晶體管</b>的工作原理和結(jié)構(gòu)

    什么是NPN晶體管?NPN晶體管的工作原理和結(jié)構(gòu)

    NPN晶體管是最常用的雙極結(jié)型晶體管,通過將P型半導(dǎo)體夾在兩N型半導(dǎo)體之間而構(gòu)成。 NPN 晶體管具有三端子:集電極、發(fā)射極和基極。 N
    的頭像 發(fā)表于 07-01 18:02 ?9998次閱讀
    什么是NPN<b class='flag-5'>晶體管</b>?NPN<b class='flag-5'>晶體管</b>的工作原理和結(jié)構(gòu)

    PNP晶體管符號和結(jié)構(gòu) 晶體管測試儀電路圖

    PNP晶體管是一種雙極性晶體管,用于電子電路中放大、開關(guān)和控制電流的器件。與NPN晶體管相對應(yīng),PNP晶體管的結(jié)構(gòu)特點(diǎn)在于其三不同的半導(dǎo)體
    的頭像 發(fā)表于 07-01 17:45 ?5234次閱讀
    PNP<b class='flag-5'>晶體管</b>符號和結(jié)構(gòu) <b class='flag-5'>晶體管</b>測試儀電路圖