一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

抖動(dòng)對(duì)系統(tǒng)性能的影響

電子設(shè)計(jì) ? 來(lái)源:網(wǎng)友電子設(shè)計(jì)發(fā)布 ? 作者:網(wǎng)友電子設(shè)計(jì)發(fā)布 ? 2021-11-23 17:45 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

如果您在通信行業(yè)工作,那么您可能很熟悉抖動(dòng)對(duì)系統(tǒng)性能的影響。抖動(dòng)不僅會(huì)降低數(shù)據(jù)轉(zhuǎn)換器的性能,而且還可在高速數(shù)字系統(tǒng)中產(chǎn)生誤碼。憑直覺判斷,給時(shí)鐘增加噪聲會(huì)增大系統(tǒng)其它部分的噪聲。因此我總是試圖通過(guò)選擇可帶來(lái)最小附加抖動(dòng)的組件來(lái)最大限度地降低總體抖動(dòng)。顧名思義,附加抖動(dòng)就是由位于時(shí)鐘源(例如合成器或振蕩器)與被計(jì)時(shí)器件之間的組件所增加的噪聲。該附加噪聲可增大時(shí)鐘的不確定性,導(dǎo)致抖動(dòng)增加。

在實(shí)際系統(tǒng)中,一個(gè)時(shí)鐘源要驅(qū)動(dòng)多個(gè)器件,因此可使用時(shí)鐘緩沖器(通常稱為扇出緩沖器)來(lái)復(fù)制信號(hào)源,提供更高的激勵(lì)電平。

LMK00304 扇出緩沖器就是一個(gè)很好的例子。時(shí)鐘緩沖器產(chǎn)生的附加抖動(dòng)主要影響時(shí)鐘的寬頻帶噪聲。它可使用圖 2 中所示的方根公式進(jìn)行計(jì)算。

附加抖動(dòng)的計(jì)算方法是:使用信號(hào)源 (J1) 測(cè)量出總體綜合抖動(dòng),然后加入緩沖器并在輸出端進(jìn)行相同的測(cè)量。不過(guò)要小心一點(diǎn),……如果您使用傳統(tǒng)信號(hào)發(fā)生器,那么時(shí)鐘的噪聲等級(jí)可能會(huì)誤導(dǎo)您,讓您以為所產(chǎn)生的附加噪聲微不足道。

良好的測(cè)量技術(shù)可確保測(cè)量所使用信號(hào)源的噪聲遠(yuǎn)遠(yuǎn)小于被測(cè)量器件。例如,使用一個(gè)由 Agilent E5052 信號(hào)源分析器和 Wenzel 100 MHz 振蕩器(具有信號(hào)調(diào)節(jié))組成的測(cè)試裝置,我們將測(cè)量到大約 46fs 的綜合抖動(dòng)。而在時(shí)鐘后面布置一個(gè)緩沖器并進(jìn)行相同的測(cè)量,則可得到大約 102fs 的總體綜合抖動(dòng)。使用以下公式計(jì)算附加抖動(dòng):

pYYBAGGKa3qAHJDEAAAQp4CjgEU769.jpg

我們的測(cè)試裝置得到了大約 91fs 的附加抖動(dòng)。如果我們將時(shí)鐘源改為高質(zhì)量信號(hào)發(fā)生器等可能將要裝在您工作臺(tái)上的組件,信號(hào)源抖動(dòng)將升高至 150fs 左右。這就越來(lái)越有意思了,……而且也不那么顯眼。如果現(xiàn)在我們將相同的緩沖器放在該噪聲源的后面并再次測(cè)量總體綜合抖動(dòng),得到的結(jié)果將大體相同,會(huì)讓我們認(rèn)為附加抖動(dòng)可以忽略。

因此,您在比較不同廠商時(shí)鐘緩沖器的產(chǎn)品說(shuō)明書時(shí),務(wù)必要查看參數(shù)說(shuō)明(或者給應(yīng)用工程師打個(gè)電話),了解抖動(dòng)如何測(cè)量。如果時(shí)鐘源的噪聲相對(duì)于被測(cè)量器件而言比較高,那么抖動(dòng)數(shù)字可能會(huì)有誤導(dǎo)性。您在自己進(jìn)行測(cè)量時(shí)也要牢記這一點(diǎn),否則您可能會(huì)發(fā)現(xiàn)尋找附加抖動(dòng)的地方完全不對(duì)!

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 時(shí)鐘緩沖器
    +關(guān)注

    關(guān)注

    2

    文章

    146

    瀏覽量

    51348
  • 模擬
    +關(guān)注

    關(guān)注

    7

    文章

    1438

    瀏覽量

    84551
  • 測(cè)量
    +關(guān)注

    關(guān)注

    10

    文章

    5248

    瀏覽量

    113579
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Linux系統(tǒng)性能指南

    Linux服務(wù)器運(yùn)行了很多應(yīng)用,在高負(fù)載下,服務(wù)器可能會(huì)出現(xiàn)性能瓶頸,例如CPU利用率過(guò)高、內(nèi)存不足、磁盤I/O瓶頸等,從而導(dǎo)致系統(tǒng)卡頓,服務(wù)無(wú)法正常運(yùn)行等問題。所以針對(duì)以上問題,可以通過(guò)調(diào)整內(nèi)核參數(shù)和系統(tǒng)的相關(guān)組件,優(yōu)化應(yīng)用程
    的頭像 發(fā)表于 06-23 14:12 ?793次閱讀
    Linux<b class='flag-5'>系統(tǒng)性能</b>指南

    升降速曲線對(duì)直線電機(jī)系統(tǒng)性能影響的研究

    速曲線對(duì)直線電機(jī)系統(tǒng)性能影響的研究.pdf【免責(zé)聲明】本文系網(wǎng)絡(luò)轉(zhuǎn)載,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題,請(qǐng)第一時(shí)間告知,刪除內(nèi)容!
    發(fā)表于 06-17 08:48

    AD9508 1.65GHz時(shí)鐘扇出緩沖器,集成輸出分頻器和延遲調(diào)整技術(shù)手冊(cè)

    AD9508提供時(shí)鐘扇出能力,針對(duì)能使系統(tǒng)性能達(dá)到優(yōu)質(zhì)的低抖動(dòng)進(jìn)行設(shè)計(jì)。這款器件能滿足時(shí)鐘數(shù)據(jù)轉(zhuǎn)換器等應(yīng)用所需的相位噪聲和低抖動(dòng)要求,可優(yōu)化這些應(yīng)用的性能
    的頭像 發(fā)表于 04-10 14:05 ?408次閱讀
    AD9508 1.65GHz時(shí)鐘扇出緩沖器,集成輸出分頻器和延遲調(diào)整技術(shù)手冊(cè)

    核芯互聯(lián)CLF04828超低噪聲時(shí)鐘抖動(dòng)消除器介紹

    隨著現(xiàn)代電子系統(tǒng)對(duì)高精度、高可靠性時(shí)鐘信號(hào)需求的不斷提升,時(shí)鐘抖動(dòng)成為影響系統(tǒng)性能的關(guān)鍵因素。核芯互聯(lián)科技有限公司重磅推出CLF04828超低噪聲去抖時(shí)鐘,憑借其領(lǐng)先的雙PLL架構(gòu)、超低相位噪聲和靈活的輸出配置,為多領(lǐng)域高
    的頭像 發(fā)表于 03-04 12:38 ?677次閱讀
    核芯互聯(lián)CLF04828超低噪聲時(shí)鐘<b class='flag-5'>抖動(dòng)</b>消除器介紹

    VirtualLab Fusion應(yīng)用:光波導(dǎo)系統(tǒng)性能研究

    任何光學(xué)系統(tǒng)的設(shè)計(jì)過(guò)程都必須包括對(duì)系統(tǒng)性能的研究,這是一個(gè)關(guān)鍵步驟。當(dāng)然,這包括用于增強(qiáng)和混合現(xiàn)實(shí)(AR/MR)領(lǐng)域的光波導(dǎo)設(shè)備,作為光學(xué)系統(tǒng)相對(duì)復(fù)雜的代表。根據(jù)不同的應(yīng)用,“性能”可
    發(fā)表于 02-10 08:48

    華納云:VFS在提升文件系統(tǒng)性能方面的具體實(shí)踐

    VFS(Virtual File System)通過(guò)提供統(tǒng)一的接口和抽象層,使得操作系統(tǒng)能夠以高效的方式管理和訪問不同的文件系統(tǒng)。以下是一些VFS在提升文件系統(tǒng)性能方面的具體實(shí)踐示例: 統(tǒng)一的
    的頭像 發(fā)表于 11-27 15:59 ?866次閱讀

    PCIe延遲對(duì)系統(tǒng)性能的影響

    隨著技術(shù)的發(fā)展,計(jì)算機(jī)系統(tǒng)對(duì)性能的要求越來(lái)越高。PCIe作為連接處理器、內(nèi)存、存儲(chǔ)和其他外圍設(shè)備的關(guān)鍵接口,其性能直接影響到整個(gè)系統(tǒng)的表現(xiàn)。PCIe延遲,作為衡量數(shù)據(jù)傳輸效率的重要指標(biāo)
    的頭像 發(fā)表于 11-26 15:14 ?2348次閱讀

    SSD硬盤對(duì)系統(tǒng)性能的影響

    隨著科技的不斷進(jìn)步,存儲(chǔ)設(shè)備也在不斷地更新?lián)Q代。固態(tài)硬盤(SSD)作為一種新型的存儲(chǔ)設(shè)備,相較于傳統(tǒng)的機(jī)械硬盤(HDD),在性能上有著顯著的提升。 1. 啟動(dòng)速度 SSD硬盤的啟動(dòng)速度遠(yuǎn)快于HDD
    的頭像 發(fā)表于 11-23 09:36 ?1718次閱讀

    電源軌噪聲對(duì)系統(tǒng)時(shí)鐘抖動(dòng)的影響

    通過(guò)上一期我們了解到:數(shù)字電子產(chǎn)品中電源軌噪聲和時(shí)鐘抖動(dòng)是有關(guān)聯(lián)的,以及測(cè)量電源軌噪聲的方案,接下來(lái)我們基于實(shí)際測(cè)量,揭示電源軌噪聲對(duì)系統(tǒng)時(shí)鐘抖動(dòng)的影響。
    的頭像 發(fā)表于 11-22 16:11 ?686次閱讀
    電源軌噪聲對(duì)<b class='flag-5'>系統(tǒng)</b>時(shí)鐘<b class='flag-5'>抖動(dòng)</b>的影響

    抖動(dòng)定義和測(cè)量

    引言:時(shí)鐘抖動(dòng)(jitter)是現(xiàn)代通信和數(shù)字系統(tǒng)中至關(guān)重要的性能指標(biāo)之一,對(duì)數(shù)據(jù)傳輸速率和系統(tǒng)同步起著關(guān)鍵作用。本文將深入探討時(shí)鐘抖動(dòng)的定
    的頭像 發(fā)表于 10-21 16:15 ?1582次閱讀
    <b class='flag-5'>抖動(dòng)</b>定義和測(cè)量

    PLL抖動(dòng)對(duì)GSPS ADC SNR及性能優(yōu)化的影響

    電子發(fā)燒友網(wǎng)站提供《PLL抖動(dòng)對(duì)GSPS ADC SNR及性能優(yōu)化的影響.pdf》資料免費(fèi)下載
    發(fā)表于 09-20 11:11 ?0次下載
    PLL<b class='flag-5'>抖動(dòng)</b>對(duì)GSPS ADC SNR及<b class='flag-5'>性能</b>優(yōu)化的影響

    CDR電路設(shè)計(jì)與抖動(dòng)管理

    在高速串行通信系統(tǒng)中,CDR(時(shí)鐘數(shù)據(jù)恢復(fù))技術(shù)是實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)年P(guān)鍵技術(shù)之一。然而,CDR電路的設(shè)計(jì)面臨著一個(gè)重要的挑戰(zhàn)——抖動(dòng)。抖動(dòng)現(xiàn)象指的是數(shù)據(jù)信號(hào)在實(shí)際傳輸過(guò)程中的位置相對(duì)于理想位置的偏離
    的頭像 發(fā)表于 09-10 10:42 ?984次閱讀

    晶振的抖動(dòng)會(huì)帶來(lái)哪些影響

    晶振的抖動(dòng)是時(shí)鐘信號(hào)穩(wěn)定性和準(zhǔn)確性的重要影響因素,它可能由多種因素引起,如溫度變化、電磁干擾、電源噪聲、器件老化等。晶振的抖動(dòng)不僅會(huì)影響系統(tǒng)的時(shí)序性能,還可能對(duì)數(shù)據(jù)傳輸、信號(hào)處理和
    的頭像 發(fā)表于 08-19 18:02 ?1241次閱讀

    FPGA如何消除時(shí)鐘抖動(dòng)

    在FPGA(現(xiàn)場(chǎng)可編程門陣列)設(shè)計(jì)中,消除時(shí)鐘抖動(dòng)是一個(gè)關(guān)鍵任務(wù),因?yàn)闀r(shí)鐘抖動(dòng)會(huì)直接影響系統(tǒng)的時(shí)序性能、穩(wěn)定性和可靠性。以下將詳細(xì)闡述FPGA中消除時(shí)鐘
    的頭像 發(fā)表于 08-19 17:58 ?2816次閱讀

    簡(jiǎn)述時(shí)鐘抖動(dòng)的產(chǎn)生原因

    時(shí)鐘抖動(dòng)(Clock Jitter)是時(shí)鐘信號(hào)領(lǐng)域中的一個(gè)重要概念,它指的是時(shí)鐘信號(hào)時(shí)間與理想事件時(shí)間的偏差。這種偏差不僅影響數(shù)字電路的時(shí)序性能,還可能對(duì)系統(tǒng)的穩(wěn)定性和可靠性造成不利影響。以下是對(duì)時(shí)鐘
    的頭像 發(fā)表于 08-19 17:58 ?3922次閱讀