作者：Vaibhav Kumar 德州儀器

工程師們喜歡通過多種方法簡化設計流程。我最喜歡的是一直采用低阻抗電源驅動模數(shù)轉換器 （ADC） 輸入。為什么我會對這種方法情有獨鐘？因為它可為精確數(shù)據采集模塊帶來諸多優(yōu)勢。

我們首先來看一種常見應用，其中需要將高電壓信號源進行電平轉換，將其轉換為所需的 ADC 輸入范圍。圖 1 中的簡單分壓器可用來解決該問題，即將 +/-5V 信號電平轉換為 0-5V。該分壓器的等效阻抗 Req 等于 R1 與 R2 的并行結合。

那么，這種有限電源阻抗會如何影響數(shù)據采集系統(tǒng)？

圖 1

高電源阻抗會在數(shù)據采集過程中產生線性和非線性錯誤。導致數(shù)據采集系統(tǒng)低 SNR 及 THD 性能的主要錯誤包括：

增益錯誤：ADC 輸入端的電源阻抗與 ADC 的輸入阻抗構成分壓器。電源阻抗中的這種輸入壓降會產生測量過程中的增益錯誤。保持低電源阻抗有助于將這種系統(tǒng)錯誤保持在較低水平；

趨穩(wěn)時間錯誤：要實現(xiàn)精確轉換，需要在數(shù)據轉換器的有效采集時間內對 ADC 輸入進行穩(wěn)固。ADC 內部的采樣電容器只允許在該采集時間內充電。ADC 輸入端的電源阻抗能夠與 ADC 的輸入電容器一起創(chuàng)建更多時間常數(shù)。因此，低通濾波器會因趨穩(wěn)錯誤在采樣信號中產生錯誤；

失真：以上提到的由電源阻抗及輸入電容產生的低通濾波器問題還會在轉換過程中造成與信號有關的失真。該失真源于電容器所固有的非線性，這主要取決于其所存儲的電壓情況。用來采樣輸入信號的輸入電流會在電源阻抗中產生錯誤電壓。對于正弦波輸入信號來說，該錯誤不但包含諧波，而且還可加重系統(tǒng)失真。

當驅動高精度數(shù)據采集系統(tǒng)中的 ADC 輸入時，電源阻抗的影響會非常明顯。

如欲希望獲得如何驅動 ADC 輸入的更多建議，敬請查看 TI 高精度設計，其所提供的技術可為您的 ADC 實現(xiàn)最高性能：最低失真、最低噪聲的 18 位 1MSPS 最優(yōu)化數(shù)據采集參考設計。