Vivado HLS從HDL到模型和C的描述
先從運(yùn)行一個創(chuàng)建一個項目開始吧。
首先打開Vivado設(shè)計套件Vivado HLS 2015.4；
輸入項目的名稱和存放的位置；
點(diǎn)擊下一步，輸入設(shè)計頂層函數(shù)的名稱，接著下一步；
暫時不需要填寫，直接下一步；
解決方案的名字默認(rèn) (solution1)就好, 時鐘周期根據(jù)需要自己設(shè)，這里我設(shè)(10 ns), 時鐘的不確定性一般為12.5%，接著選擇器件，最后“finish”。
將該例程的設(shè)計文件和testbench全部復(fù)制到剛才創(chuàng)建的項目目錄下：
在設(shè)計資源窗口右擊“Source”，添加設(shè)計文件；
再接著右擊“Test Bench”,添加文件；
至此，項目建設(shè)完成。接著進(jìn)行綜合仿真，驗(yàn)證設(shè)計。 點(diǎn)擊“Run C Snthry”。
點(diǎn)擊“Run C Simulation”，接著點(diǎn)擊“OK”；
至此，此項目在沒有硬件調(diào)試的前提下算是成功運(yùn)行了。
審核編輯：湯梓紅
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
HDL
+關(guān)注
關(guān)注
8文章
330瀏覽量
47954 -
模型
+關(guān)注
關(guān)注
1文章
3507瀏覽量
50252 -
Vivado
+關(guān)注
關(guān)注
19文章
834瀏覽量
68550
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
如何在Unified IDE中創(chuàng)建視覺庫HLS組件
Vivado IP 流程（Vitis Unified），在這篇 AMD Vitis HLS 系列 3 中，我們將介紹如何使用 Unified IDE 創(chuàng)建 HLS 組件。這里采用“自下而上”的流程，
使用AMD Vitis Unified IDE創(chuàng)建HLS組件
這篇文章在開發(fā)者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 傳統(tǒng) IDE） 的基礎(chǔ)上撰寫，但使用的是 AMD Vitis Unified IDE，而不是之前傳統(tǒng)版本的 Vitis HLS
如何使用AMD Vitis HLS創(chuàng)建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個 HLS IP，通過 AXI4 接口從存儲器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學(xué)運(yùn)算，然后將數(shù)據(jù)寫回存儲器。接著會在 AMD Vivado
從FA模型切換到Stage模型時：module的切換說明
module的切換
從FA模型切換到Stage模型時，開發(fā)者需要將config.json文件module標(biāo)簽下的配置遷移到module.json5配置文件module標(biāo)簽下，具體差異
發(fā)表于 06-05 08:16
Vivado HLS設(shè)計流程
為了盡快把新產(chǎn)品推向市場，數(shù)字系統(tǒng)的設(shè)計者需要考慮如何加速設(shè)計開發(fā)的周期。設(shè)計加速主要可以從“設(shè)計的重用”和“抽象層級的提升”這兩個方面來考慮。Xilinx 推出的 Vivado HLS 工具可以
FPGA Verilog HDL語法之編譯預(yù)處理
Verilog HDL語言和C語言一樣也提供了編譯預(yù)處理的功能?！熬幾g預(yù)處理”是Verilog HDL編譯系統(tǒng)的一個組成部分。Verilog HDL語言允許在程序中使用幾種特殊的命令(
一文詳解Verilog HDL
Verilog HDL（Hardware Description Language）是一種硬件描述語言，用于從算法級、門級到開關(guān)級的多種抽象設(shè)計層次的數(shù)字系統(tǒng)建?！，F(xiàn)實(shí)生活中多用于專用
從Level1 Model到Level3 Modle來感受器件模型是如何開發(fā)的
? ? ? ?本文從Level1 model到Level3 model的Ids電流公式的發(fā)展來感受Compact器件模型是如何開發(fā)的。 MOS技術(shù)擴(kuò)展到納米尺寸，帶來了電路模擬器中器件
助力AIoT應(yīng)用：在米爾FPGA開發(fā)板上實(shí)現(xiàn)Tiny YOLO V4
Darknet 上訓(xùn)練的截圖
四、 通過 Vivado HLS 為 FPGA 準(zhǔn)備模型要將模型部署到 FPGA，需要將神經(jīng)網(wǎng)絡(luò)操作轉(zhuǎn)換為硬
發(fā)表于 12-06 17:18
Vivado使用小技巧
有時我們對時序約束進(jìn)行了一些調(diào)整，希望能夠快速看到對應(yīng)的時序報告，而又不希望重新布局布線。這時，我們可以打開布線后的dcp，直接在Vivado Tcl Console里輸入更新后的時序約束。如果調(diào)整
從“可用”到“好用”，百度智能云如何做大模型的“超級工廠”？
找釘子。但從實(shí)際應(yīng)用來看，大模型在文生文、文生圖以及扮演初級的工作助理等方面還算合格，但要是真正落地到一線場景，解決業(yè)務(wù)痛點(diǎn)，提升生產(chǎn)和服務(wù)效率，還需要下更多功夫。 從最近幾個月的風(fēng)向看，也不乏有人提出質(zhì)疑，如此
Vivado 2024.1版本的新特性(2)
從綜合角度看，Vivado 2024.1對SystemVerilog和VHDL-2019的一些特性開始支持。先看SystemVerilog。
優(yōu)化 FPGA HLS 設(shè)計
優(yōu)化 FPGA HLS 設(shè)計
用工具用 C 生成 RTL 的代碼基本不可讀。以下是如何在不更改任何 RTL 的情況下提高設(shè)計性能。
介紹
高級設(shè)計能夠以簡潔的方式捕獲設(shè)計，從而
發(fā)表于 08-16 19:56
一種在HLS中插入HDL代碼的方式
很多人都比較反感用C/C++開發(fā)（HLS）FPGA，大家第一拒絕的理由就是耗費(fèi)資源太多。但是HLS也有自己的優(yōu)點(diǎn)，除了快速構(gòu)建算法外，還有一個就是接口的生成，尤其對于AXI類接口，按照
工商網(wǎng)監(jiān)
評論