Ambarella和Autobrains合作開(kāi)發(fā)可擴(kuò)展的AI解決方案范圍，從前端ADAS到汽車(chē)大眾市場(chǎng)的更高級(jí)別的自治

AI 視覺(jué)芯片公司Ambarella， Inc.（納斯達(dá)克股票代碼：AMBA）和首創(chuàng)的自學(xué)習(xí)人工智能技術(shù)開(kāi)發(fā)商Autobrains對(duì)于輔助和自動(dòng)駕駛，今天宣布合作為汽車(chē)大眾市場(chǎng)開(kāi)發(fā)一系列可擴(kuò)展的高級(jí)駕駛員輔助系統(tǒng) （ADAS） 解決方案，該解決方案將在拉斯維加斯的 CES 期間展示。目前，兩家公司已開(kāi)發(fā)出 8MP 前置 ADAS 解決方案，目標(biāo)是獨(dú)特的緊湊型單盒外形。兩家公司還在研究未來(lái)的解決方案，包括一個(gè)可以利用多個(gè)攝像頭和各種附加傳感器（如雷達(dá)、激光雷達(dá)等）的集中域控制單元。

Autobrains 的自學(xué)習(xí) AI 是從不依賴標(biāo)記數(shù)據(jù)的傳統(tǒng)深度學(xué)習(xí)系統(tǒng)的根本范式轉(zhuǎn)變。相反，它創(chuàng)造了獨(dú)特的空間表現(xiàn)和對(duì)駕駛場(chǎng)景上下文元素的理解，從而在最具挑戰(zhàn)性的極端情況下實(shí)現(xiàn)卓越的性能。憑借其獨(dú)特的數(shù)據(jù)表示和自學(xué)習(xí)人工智能，Autobrains 的技術(shù)需要的計(jì)算能力要少得多，這可以進(jìn)一步提高安霸 CVflow? 邊緣人工智能感知 SoC 產(chǎn)品組合提供的行業(yè)領(lǐng)先效率。

與此同時(shí)，該行業(yè)正在開(kāi)始向集中式和模塊化的 ADAS 計(jì)算架構(gòu)過(guò)渡，以支持更高的 L2+ 和 L3 級(jí)別的自治。Autobrains 的技術(shù)可以從所有傳感器模式中獲取信息，并將它們?nèi)诤弦垣@得更完整、更準(zhǔn)確的感知，從而以模塊化方式實(shí)現(xiàn)高級(jí)自動(dòng)駕駛功能。這種能力與 Ambarella 的現(xiàn)代和廣泛的 SoC 產(chǎn)品組合相結(jié)合，非常適合創(chuàng)建最適合移動(dòng)未來(lái)的可擴(kuò)展解決方案。

采用AMD 3D V-Cache技術(shù)的第三代AMD EPYC處理器可為技術(shù)計(jì)算工作負(fù)載提供行業(yè)領(lǐng)先的卓越性能

AMD（超威，納斯達(dá)克股票代碼：AMD）宣布全面推出世界首款采用3D芯片堆疊的數(shù)據(jù)中心CPU，即采用AMD 3D V-Cache技術(shù)的第三代AMD EPYC（霄龍）處理器，代號(hào)“Milan-X（米蘭-X）”。這些處理器基于“Zen 3”核心架構(gòu)，進(jìn)一步擴(kuò)大了第三代EPYC處理器系列產(chǎn)品，相比非堆疊的第三代AMD EPYC處理器，可為各種目標(biāo)技術(shù)計(jì)算工作負(fù)載提供高達(dá)66%的性能提升。

全新推出的處理器擁有業(yè)界領(lǐng)先的L3緩存，并具備與第三代EPYC CPU相同的插槽、軟件兼容性以及現(xiàn)代安全功能，同時(shí)還可為技術(shù)計(jì)算工作負(fù)載提供卓越的性能，如計(jì)算流體力學(xué)（CFD）、電子設(shè)計(jì)自動(dòng)化（EDA）和結(jié)構(gòu)分析等。這些工作負(fù)載均是那些需要對(duì)復(fù)雜的物理世界進(jìn)行建模以創(chuàng)建模型的公司的關(guān)鍵設(shè)計(jì)工具，從而為世界上那些極具創(chuàng)新性的產(chǎn)品進(jìn)行測(cè)試或驗(yàn)證工程設(shè)計(jì)。

AMD高級(jí)副總裁兼服務(wù)器業(yè)務(wù)部總經(jīng)理Dan McNamara表示：“基于我們?cè)跀?shù)據(jù)中心一直以來(lái)的發(fā)展勢(shì)頭以及我們的多項(xiàng)行業(yè)首創(chuàng)，采用AMD 3D V-Cache技術(shù)的第三代AMD EPYC處理器展示了我們領(lǐng)先的設(shè)計(jì)與封裝技術(shù)，使我們能夠帶來(lái)業(yè)界首個(gè)采用3D芯片堆疊技術(shù)且專為工作負(fù)載而生的服務(wù)器處理器。我們最新所采用的AMD 3D V-Cache技術(shù)的處理器可為關(guān)鍵任務(wù)的技術(shù)計(jì)算工作負(fù)載提供突破性性能，從而帶來(lái)更好的產(chǎn)品設(shè)計(jì)以及更快的產(chǎn)品上市時(shí)間?！?/p>

綜合Ambarella和AMD官網(wǎng)整合

審核編輯：郭婷