男女性爱潮吹影院,高清免费无码一区二区

做芯片第一應(yīng)該關(guān)注的是芯片的PPA（Performance， Power， Area），本篇淺顯的部分討論，第二個(gè) P，Power功耗，在RTL設(shè)計(jì)中如何做到低功耗設(shè)計(jì)，對(duì)于移動(dòng)設(shè)備續(xù)航的十分重要，不要讓你的芯片徒增功耗。

數(shù)據(jù)通路寄存器打拍

數(shù)據(jù)寄存器打拍帶上vld，不加復(fù)位邏輯，這樣會(huì)省去寄存器復(fù)位電路的布線面積，而且工具還會(huì)給寄存器自動(dòng)插時(shí)鐘門(mén)控，還達(dá)到了降低功耗的效果。至于寄存器不復(fù)位，一些剛學(xué)習(xí)的朋友可能會(huì)感覺(jué)有些刷新認(rèn)知，寄存器怎么能不復(fù)位，不復(fù)位不就是x態(tài)了，系統(tǒng)不就紊亂了。是的，寄存器不復(fù)位是會(huì)產(chǎn)生x態(tài)，不過(guò)這里說(shuō)的是數(shù)據(jù)通路，控制通路的所有信號(hào)都是必須帶復(fù)位邏輯。數(shù)據(jù)通路因?yàn)檫@里是帶著vld進(jìn)行打拍，只需要保證在你使用的時(shí)候，它不是x態(tài)就行了?？刂仆返男盘?hào)控制系統(tǒng)的運(yùn)行，出現(xiàn)x態(tài)，必然掛死。而數(shù)據(jù)通路只要保證在vld的有效，也就是我踩這個(gè)數(shù)據(jù)的時(shí)候它是正確的就行了，不管它是x態(tài)還是其他無(wú)效的數(shù)據(jù)。當(dāng)然如果數(shù)據(jù)有作為判斷邏輯用于控制，那這個(gè)數(shù)據(jù)一定要進(jìn)行復(fù)位。代碼示例，時(shí)序邏輯可以省略else，寄存器默認(rèn)保持，組合邏輯必須寫(xiě)else。vld是一個(gè)脈沖將這個(gè)數(shù)據(jù)踹一腳直接踹進(jìn)這個(gè)寄存器存儲(chǔ)，在下一腳來(lái)臨之前，這個(gè)寄存器都將保持這個(gè)數(shù)據(jù)。

always @(posedge clk)begin if(data_vld) dout[63:0] <= din;end

手動(dòng)插入時(shí)鐘門(mén)控

手動(dòng)插入時(shí)鐘門(mén)控，根據(jù)控制場(chǎng)景的不同自動(dòng)關(guān)掉部分模塊的時(shí)鐘，留有軟件的控制通道，由軟件關(guān)閉?？梢杂行У臏p少動(dòng)態(tài)功耗。舉例，比如一塊運(yùn)算電路配置全開(kāi)的時(shí)候需要四個(gè)相同的計(jì)算模塊同時(shí)工作，最少的情況只需要一個(gè)模塊工作，這時(shí)根據(jù)配置的不同可以將其他三個(gè)模塊的時(shí)鐘關(guān)掉，減少動(dòng)態(tài)功耗。

整個(gè)Top模塊掉電

整個(gè)二級(jí)Top模塊掉電休眠，掉電后將所有需要保存的數(shù)據(jù)寫(xiě)到memory中，等下一次模塊喚醒上電啟動(dòng)時(shí)再重新寫(xiě)回到硬件中。ASIC中的RAM可以自己生成是否需要掉電保存數(shù)據(jù)的功能，不需要的專門(mén)存儲(chǔ)的RAM也一起掉電。需要使用和保存的數(shù)據(jù)寄存器較少，可以從模塊伸出接口到頂層，讓軟件讀走，等下一次模塊喚醒上電啟動(dòng)時(shí)再通過(guò)軟件配置寄存器配置回模塊。這就是低功耗模式。

靜態(tài)功耗和動(dòng)態(tài)功耗

靜態(tài)功耗只要電路供電就有，除非掉電休眠，否則無(wú)法避免，動(dòng)態(tài)功耗只要存在高低電平切換就有。在rtl設(shè)計(jì)時(shí)，良好的代碼風(fēng)格也可以降低動(dòng)態(tài)功耗，乘法器、加法器等運(yùn)算單元，通過(guò)減少組合邏輯的翻轉(zhuǎn)，從而達(dá)到降低動(dòng)態(tài)功耗的效果。
在RTL設(shè)計(jì)中如何做到低功耗設(shè)計(jì)

輸入到輸出，組合邏輯的a、b端值不變，沒(méi)有電平翻轉(zhuǎn)，所以不會(huì)有動(dòng)態(tài)功耗，只存在靜態(tài)功耗。在設(shè)計(jì)中考慮組合邏輯無(wú)效翻轉(zhuǎn)問(wèn)題，某段時(shí)間這部分?jǐn)?shù)據(jù)無(wú)效，通過(guò)使能信號(hào)選擇這部分邏輯保持，得到避免動(dòng)態(tài)功耗的效果。

原文標(biāo)題：Verilog如何實(shí)現(xiàn)低功耗設(shè)計(jì)？

文章出處：【微信公眾號(hào)：FPGA之家】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

審核編輯：湯梓紅

聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。舉報(bào)投訴