一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Astera Labs全新發(fā)布Aries PCIe? 5.0和CXL?2.0 Smart Retimers助力解鎖下一代云連接

21克888 ? 來源:廠商供稿 ? 作者:Astera Labs ? 2022-04-15 19:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

中國,北京-2022年4月6日-智能系統(tǒng)連接解決方案先驅(qū)Astera Labs今日宣布,其面向PCI Express? (PCIe?) 5.0和Compute Express Link? (CXL?) 2.0的Aries Smart Retimers現(xiàn)已進(jìn)入量產(chǎn)階段。率先上市的Aries Smart Retimer產(chǎn)品組合圓滿完成與關(guān)鍵行業(yè)合作伙伴之間嚴(yán)苛的互操作性測試,測試涵蓋各種PCIe 5.0處理器FPGA、加速計(jì)算、GPU、網(wǎng)絡(luò)、存儲(chǔ)和交換機(jī)SoC,為在企業(yè)數(shù)據(jù)中心和云中的廣泛部署鋪平了道路。

Astera Labs首席執(zhí)行官Jitendra Mohan表示:“PCIe 5.0和CXL技術(shù)是滿足下一代服務(wù)器在云中運(yùn)行智能工作負(fù)載的高速連接需求的關(guān)鍵組成部分。Aries Smart Retimers產(chǎn)品的發(fā)布和行業(yè)合作伙伴互操作性測試的圓滿完成,將推動(dòng)向具有專用機(jī)群管理性能的更高寬帶互聯(lián)順利過渡。

Aries PCIe 5.0和CXL 2.0 Smart Retimers克服了信號(hào)完整性的問題,可實(shí)現(xiàn)高達(dá)32 Gbps、低于10ns的延遲和內(nèi)置機(jī)群管理,以及對(duì)大規(guī)模企業(yè)和云服務(wù)器部署至關(guān)重要的深度診斷功能。

NVIDIA硬件工程產(chǎn)品高級(jí)副總裁Brian Kelleher表示:“如今的工作負(fù)載優(yōu)化基礎(chǔ)架構(gòu)不僅需要高帶寬、低延遲的PCIe 5.0和CXL互連,還要在日益復(fù)雜的服務(wù)器拓?fù)渲械乃?a target="_blank">元器件之間實(shí)現(xiàn)穩(wěn)健的互操作性。與優(yōu)秀的生態(tài)系統(tǒng)伙伴合作(例如Astera Labs),并采用其先進(jìn)解決方案(例如Aries Smart Retimers),是確保大規(guī)模無縫部署我們AI平臺(tái)的關(guān)鍵。”

Astera Labs Cloud-Scale Interop Lab提供了嚴(yán)苛的測試,確保在Aries Smart Retimers與PCIe/CXL的Root Complex和End Point之間建立穩(wěn)健的互操作性,讓客戶可以放心地進(jìn)行設(shè)計(jì),并減少在整個(gè)開發(fā)階段所花費(fèi)的時(shí)間和精力。

Broadcom數(shù)據(jù)中心解決方案集團(tuán)副總裁兼總經(jīng)理Jas Tremblay指出:“Broadcom與Astera Labs密切合作,以實(shí)現(xiàn)其Aries PCIe 5.0 Smart Retimer與我們PEX89000交換芯片之間的無縫互操作性。我們的即插即用型解決方案將共同促進(jìn)業(yè)界在下一代高性能服務(wù)器中,廣泛采用PCIe 5.0連接,以釋放人工智能、機(jī)器學(xué)習(xí)云計(jì)算等數(shù)據(jù)密集型工作負(fù)載?!?br />
Samsung Electronics解決方案產(chǎn)品與開發(fā)副總裁Soonjae Won表示:“通過采用面向企業(yè)服務(wù)器的開創(chuàng)性PCIe 5.0 PM1743 SSD,Samsung鞏固了其在高端存儲(chǔ)技術(shù)領(lǐng)域的行業(yè)領(lǐng)先地位。與Astera Labs及其Aries Smart Retimer的合作,使我們?cè)谥饾u形成生態(tài)系統(tǒng)之初,確保了出色的企業(yè)PCIe 5.0存儲(chǔ)性能和可靠性。”

供貨情況:

Aries PCIe 5.0和CXL 2.0 Smart Retimers可通過www.AsteraLabs.com/Aries購買,提供x8(PT5081L)和x16(PT5161L) PCIe 通道配置。如需了解有關(guān)PCIe 5.0和CXL 2.0連接解決方案的更多信息,請(qǐng)?jiān)L問www.AsteraLabs.com或聯(lián)系info@AsteraLabs.com。

相關(guān)資源:

·互操作簡訊#4:利用Aries Smart Retimers部署穩(wěn)健的PCIe 5.0連接(視頻

·利用Astera Labs的專用連接解決方案全面釋放CXL的潛力(視頻)

·Intel Innovation 2021:Astera Labs、Broadcom、Intel和Samsung PCI Express 5.0演示(視頻)

·Aries CXL Smart Retimer演示:CXL生態(tài)系統(tǒng)與Intel和Synopsys的互操作(視頻)

·適用于PCIe 5.0和CXL的Aries Smart Retimer(視頻)

·在系統(tǒng)實(shí)施中無縫轉(zhuǎn)換到PCIe 5.0技術(shù)(網(wǎng)絡(luò)研討會(huì))

Astera Labs將于4月5日至7日在加州圣克拉拉舉辦的DesignCon 2022(展位#524)上展示其Aries PCIe 5.0 Smart Retimer以及其他專用連接解決方案。預(yù)約會(huì)面請(qǐng)聯(lián)系info@AsteraLabs.com。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    19899

    瀏覽量

    235429
  • 交換機(jī)
    +關(guān)注

    關(guān)注

    22

    文章

    2747

    瀏覽量

    101954
  • 智能系統(tǒng)
    +關(guān)注

    關(guān)注

    2

    文章

    407

    瀏覽量

    73320
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    PCIe 5.0市場加速滲透,PCIe 6.0研發(fā)到來

    電子發(fā)燒友網(wǎng)報(bào)道(文/黃晶晶)PCIe 5.0作為新一代高速接口標(biāo)準(zhǔn),其帶寬大幅提升至32 GT/s,相較于PCIe 4.0翻了番。這種高
    的頭像 發(fā)表于 01-27 00:03 ?5125次閱讀

    內(nèi)存擴(kuò)展CXL加速發(fā)展,繁榮AI存儲(chǔ)

    和IO墻的瓶頸。它通過PCI Express的物理層,提供低延遲和高帶寬的連接,旨在支持下一代數(shù)據(jù)中心的高性能計(jì)算和內(nèi)存密集型工作負(fù)載。 ? CXL主要有CXL.io、
    的頭像 發(fā)表于 08-18 00:02 ?5643次閱讀
    內(nèi)存擴(kuò)展<b class='flag-5'>CXL</b>加速發(fā)展,繁榮AI存儲(chǔ)

    SEGGER發(fā)布下一代安全實(shí)時(shí)操作系統(tǒng)embOS-Ultra-MPU

    2025年3月,SEGGER發(fā)布滿足周期定時(shí)分辨率要求的下一代安全實(shí)時(shí)操作系統(tǒng)embOS-Ultra-MPU,該系統(tǒng)基于成熟的embOS-Classic-MPU和embOS-Ultra操作系統(tǒng)構(gòu)建。
    的頭像 發(fā)表于 03-31 14:56 ?508次閱讀

    核芯互聯(lián)推出面向PCIe 5.0/6.0的32/64Gbps高速重驅(qū)動(dòng)器芯片CLH3264R

    PCIe 5.0PCIe 6.0、CXL 2.0等超高速接口提供了更優(yōu)的國產(chǎn)化解決方案,助力
    的頭像 發(fā)表于 03-14 11:44 ?751次閱讀

    美光科技與Astera Labs合作升級(jí)SSD性能

    。正如萊特兄弟通過合作實(shí)現(xiàn)了首架動(dòng)力飛行器樣,美光與Astera Labs合作,將SSD性能提升到了新的高度,最終實(shí)現(xiàn)了突破性的PCIe 6.0互操作性演示。
    的頭像 發(fā)表于 02-20 11:28 ?632次閱讀

    SMART Modular CXL AIC內(nèi)存擴(kuò)充卡獲CXL聯(lián)盟認(rèn)證

    聯(lián)盟的權(quán)威認(rèn)可。作為內(nèi)存與儲(chǔ)存領(lǐng)域的專業(yè)先行者,SMART Modular直致力于為客戶提供創(chuàng)新、可靠的解決方案。此次CXL AIC內(nèi)存擴(kuò)充卡的成功認(rèn)證,無疑是
    的頭像 發(fā)表于 02-14 10:15 ?454次閱讀

    百度李彥宏談?dòng)?xùn)練下一代大模型

    “我們?nèi)孕鑼?duì)芯片、數(shù)據(jù)中心和基礎(chǔ)設(shè)施持續(xù)投入,以打造更好、更智能的下一代模型?!?/div>
    的頭像 發(fā)表于 02-12 10:38 ?479次閱讀

    SMART Modular世邁科技CXL內(nèi)存擴(kuò)充卡獲CXL聯(lián)盟認(rèn)證

    SMART Modular世邁科技近日宣布其4-DIMM和8-DIMM CXL?(Compute Express Link?)內(nèi)存擴(kuò)充卡已成功通過CXL 2.0認(rèn)證測試,并正式被列入
    的頭像 發(fā)表于 02-05 15:59 ?494次閱讀

    瀾起科技推出PCIe 6.x/CXL 3.x Retimer芯片

    PCIe 4.0 Retimer和PCIe 5.0/CXL 2.0 Retimer之后,在PCIe
    的頭像 發(fā)表于 01-22 10:51 ?579次閱讀

    瀾起科技CXL?內(nèi)存擴(kuò)展控制器芯片通過CXL 2.0合規(guī)性測試

    近日,瀾起科技在CXL(Compute Express Link)技術(shù)領(lǐng)域取得了又重要里程碑。其自主研發(fā)的CXL?內(nèi)存擴(kuò)展控制器(MXC)芯片成功通過了CXL
    的頭像 發(fā)表于 01-21 14:44 ?958次閱讀

    pcie 4.0與pcie 5.0的區(qū)別

    發(fā)展到了第五。 、帶寬和數(shù)據(jù)傳輸速率 PCIe總線的個(gè)關(guān)鍵特性是其帶寬,即數(shù)據(jù)傳輸速率。PCIe 4.0的帶寬是
    的頭像 發(fā)表于 11-13 10:35 ?1.5w次閱讀

    Kioxia發(fā)布PCIe 5.0 EDSFF E1.S SSD

    全球內(nèi)存解決方案領(lǐng)導(dǎo)者Kioxia Corporation近日宣布,其全新KIOXIA XD8 Series PCIe? 5.0企業(yè)和數(shù)據(jù)中心標(biāo)準(zhǔn)外形尺寸(EDSFF) E1.S固態(tài)硬盤(SSD)已正式面世。
    的頭像 發(fā)表于 10-22 17:42 ?995次閱讀

    西門子EDA發(fā)布下一代電子系統(tǒng)設(shè)計(jì)平臺(tái)

    西門子EDA正式發(fā)布下一代電子系統(tǒng)設(shè)計(jì)平臺(tái)Xepdition 2409, HyperLynx 2409。本次開創(chuàng)性的版本升級(jí)將為電子系統(tǒng)設(shè)計(jì)行業(yè)帶來新的變革。
    的頭像 發(fā)表于 10-12 14:01 ?867次閱讀

    PCIe 5.0 SerDes 測試

    #01 PCIe Gen 5 簡介 PCIe 是用于硬盤、固態(tài)硬盤 (SSD)、圖形卡、Wi-Fi 和內(nèi)部以太網(wǎng)連接的先進(jìn)互連 I/O 技術(shù)。PCIe
    的頭像 發(fā)表于 08-16 09:33 ?2000次閱讀
    <b class='flag-5'>PCIe</b> <b class='flag-5'>5.0</b> SerDes 測試

    IaaS+on+DPU(IoD)+下一代高性能算力底座技術(shù)白皮書

    大規(guī)模生產(chǎn)環(huán)境落地應(yīng)用的條件。某種程度上,IoD 技術(shù)已成為下一代高性能算力底座的核心技術(shù)與最佳實(shí)踐。 白皮書下載:*附件:IaaS+on+DPU(IoD)+下一代高性能算力底座+技術(shù)白皮書(1).pdf
    發(fā)表于 07-24 15:32