從歷史上看，服務(wù)器將時(shí)間聚合到系統(tǒng)板上。現(xiàn)代服務(wù)器更普遍地將功能模塊化并將設(shè)備遷移到不同的機(jī)架，例如 CPU、SSD、GPU、加速器、DRAM 卡等的托盤(pán)，如圖 1 所示。

圖像

圖 1. 分解系統(tǒng)

對(duì)系統(tǒng)進(jìn)行電源循環(huán)是一種理想的能力，但在分解系統(tǒng)中，調(diào)整整個(gè)系統(tǒng)的輸入信號(hào)和電源序列變得更加復(fù)雜。理想情況下，系統(tǒng)始終通電；但在實(shí)踐中，電源開(kāi)啟和輸出時(shí)鐘準(zhǔn)備開(kāi)啟之間的時(shí)間差會(huì)有所不同。讓我們來(lái)看一些與系統(tǒng)時(shí)鐘設(shè)計(jì)相關(guān)的示例案例：

情況 1：無(wú) VDD

圖 2 描述了在電源準(zhǔn)備好之前主板將其時(shí)鐘發(fā)送到其他機(jī)架和附加卡的場(chǎng)景。接收端的時(shí)鐘緩沖器可能在其 VDD 開(kāi)啟之前就開(kāi)始接收時(shí)鐘信號(hào)，從而輸出不良時(shí)鐘信號(hào)。

圖像

圖 2. 無(wú) VDD 時(shí)的錯(cuò)誤時(shí)鐘輸出

圖 3 描述了時(shí)鐘芯片在運(yùn)行期間由于緊急中斷（如系統(tǒng)過(guò)熱、硬復(fù)位等）而斷電的情況。智能時(shí)鐘緩沖器可以在正確啟用輸出之前等待有效的 VDD。

圖像

圖 3. 系統(tǒng)關(guān)機(jī)時(shí)錯(cuò)誤的時(shí)鐘輸出

案例 2：噪聲驅(qū)動(dòng)時(shí)鐘緩沖器輸出振蕩

如果時(shí)鐘接收器側(cè)的附加卡或機(jī)架首先上電，則接收器側(cè)的附加卡或機(jī)架不一定會(huì)等待來(lái)自主主板的良好時(shí)鐘源。如果您的時(shí)鐘輸入沒(méi)有經(jīng)過(guò)精心設(shè)計(jì)，您可能會(huì)觸發(fā) ESD 事件，或者時(shí)鐘緩沖器輸出可能會(huì)開(kāi)始振蕩以響應(yīng)該刺激。智能時(shí)鐘緩沖器內(nèi)部具有監(jiān)控有效輸入時(shí)鐘源的機(jī)制。

圖像

圖 4. 噪聲輸入導(dǎo)致時(shí)鐘輸出振蕩

案例 3：泄漏問(wèn)題

另一個(gè)常見(jiàn)問(wèn)題是，當(dāng)輸入?yún)⒖紩r(shí)鐘消失時(shí)，時(shí)鐘芯片的輸出會(huì)停滯在高/低或低/高狀態(tài)。HCSL 拓?fù)渚哂凶匀魂P(guān)閉特性，當(dāng)它們被禁用時(shí)使用低/低狀態(tài)。對(duì)于 LPHCSL 拓?fù)洌绻麤](méi)有將輸入?yún)⒖紩r(shí)鐘同步到 OE、電源正?；驍嚯娨_，這可能會(huì)導(dǎo)致問(wèn)題。在這些情況下，系統(tǒng)應(yīng)該斷電，但時(shí)鐘輸出可能仍以 850mV 驅(qū)動(dòng)，如圖 5 所示。這種泄漏會(huì)給 CPU 增加不必要的熱量。當(dāng)輸入上沒(méi)有信號(hào)時(shí)，智能時(shí)鐘緩沖器可以強(qiáng)制輸出為低/低狀態(tài)。

圖像

圖 5. 沒(méi)有時(shí)鐘輸入時(shí)，輸出仍以 850mV 驅(qū)動(dòng)

幫助客戶(hù)解決諸如此類(lèi)的現(xiàn)實(shí)世界場(chǎng)景幫助我們定義了這樣一個(gè)智能緩沖區(qū)。Renesas 的新型 PCIe Gen6 RC190024 / 20 / 16 / 13 / 08 / 04時(shí)鐘緩沖器系列和RC19216 / 08 / 04 / 02多路復(fù)用器系列具有克服所有這些情況的內(nèi)置功能，包括斷電容限 （PDT ）、靈活的啟動(dòng)序列 （FSS） 和 （自動(dòng)時(shí)鐘停放 （ACP）。所有這些對(duì)系統(tǒng)設(shè)計(jì)人員來(lái)說(shuō)都是透明的，但可以在設(shè)計(jì)過(guò)程中輕松避免所有這些可能的陷阱。

審核編輯：郭婷