一区二区三区三上|欧美在线视频五区|国产午夜无码在线观看视频|亚洲国产裸体网站|无码成年人影视|亚洲AV亚洲AV|成人开心激情五月|欧美性爱内射视频|超碰人人干人人上|一区二区无码三区亚洲人区久久精品

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA系統(tǒng)中的電源紋波調(diào)試方案

要長(zhǎng)高 ? 來(lái)源:電源Fan ? 作者:電源Fan ? 2022-04-22 17:37 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在某FPGA系統(tǒng)中,對(duì)電源系統(tǒng)進(jìn)行調(diào)試,在同樣的測(cè)試條件下,發(fā)現(xiàn)其中有一塊板相對(duì)其它的板功耗總偏大,進(jìn)而對(duì)其進(jìn)行調(diào)試分析。

在該系統(tǒng)中,輸入電壓為DC12V,輸出電壓有:5V、3.3V、2.5V和1.2V,綜合考慮電源紋波和轉(zhuǎn)換效率,在該系統(tǒng)中采用了DC-DC和LDO,基本框圖如下所示:

pYYBAGJidqOAa8udAABfoc9IGf4100.png

該DC-DC為雙路輸出(5V和3.3V)。這里,功率電感的大小選擇為10uH。以下是對(duì)各輸出電壓所進(jìn)行的紋波測(cè)試,波形如下:

poYBAGJidqyAXO4yAAVU8-MPpJw553.png

poYBAGJidrGASmEBAASOszRSihA523.png

由以上可以看出,各電壓的紋波相當(dāng)大,再次測(cè)試5V一側(cè)的斬波波形,如下圖。

poYBAGJidsCAP8GeAAIfBlQimpU611.png

圖5、5V一側(cè)斬波波形

從圖中可以看出,該斬波波形是較差的。在FPGA系統(tǒng)中則會(huì)表現(xiàn)為:整個(gè)系統(tǒng)電流偏大,進(jìn)而影響功耗偏大。

因此,這里重點(diǎn)考慮DC-DC外圍元件的參數(shù)選擇不合理。首先從功率電感入手,將其由10uH加大到15uH,再次進(jìn)行測(cè)試。更換功率電感后的斬波波形如下,得到了較大改善。

poYBAGJidsiAFsWXAAJBd8IoCE4430.png

圖6、更換L后5V一側(cè)斬波波形

再次測(cè)量各電壓紋波如下:

pYYBAGJids-AfsGzAARwa1wo7rI578.png

圖8、更換L后3.3V電壓紋波

pYYBAGJidtaAE1oxAARmChREQz8375.png

圖10、更換L后1.2V電壓紋波

更換L前各電壓的紋波分別為:126mV,65.6mV,49.6mV,39.2mV;

更換L后各電壓的紋波又分別為:32mV,16.8mV,5.6mV,4.8mV。

從以上可以看出,各電壓紋波對(duì)得到了較大的改善。繼續(xù)對(duì)電路進(jìn)行改進(jìn),加大去耦電容,經(jīng)測(cè)試,紋波再一次得到了減小,不過(guò)作用并不是太明顯。

分析:若DC-DC的紋波較大,則會(huì)直接影響其轉(zhuǎn)換效率,進(jìn)而造成一些不必要的能量浪費(fèi),使整個(gè)系統(tǒng)的功耗偏大。

紋波偏大的影響:

紋波過(guò)大會(huì)引起系統(tǒng)工作不穩(wěn)定,發(fā)熱量偏高等。長(zhǎng)期的工作不穩(wěn)定還可能造成芯片功能下降或損壞

總 結(jié):功率電感對(duì)于DC-DC的影響是極大的,在實(shí)際的DC-DC電源調(diào)試過(guò)程中,如果發(fā)現(xiàn)輸出紋波較大,可以先測(cè)試一下其斬波波形,并首先嘗試改變一下功 率電感的參數(shù)(應(yīng)盡量滿足芯片手冊(cè)給出的要求),增大電源濾波電容等;紋波大還有可能是PCB走線不合理造成,所以在PCB的設(shè)計(jì)過(guò)程中也要引起重視(一 般在芯片手冊(cè)中都有Layout指導(dǎo),可參考)。

一般來(lái)說(shuō),Buck型DC-DC的輸出紋波應(yīng)該控制在20-30mV以下,而LDO的紋 波則應(yīng)該控制在10mV以下。如果紋波是50Hz或者100Hz有效值波形,則很可能是輸入濾波電容小了;如果紋波是開(kāi)關(guān)頻率的有效值波形,則可能是輸出 電感或電解電容小了;如果紋波是高頻波形,則可能是反饋電路的元器件參數(shù)不當(dāng),或者是PCB走線不好等造成。

在某些場(chǎng)合,若對(duì)紋波要求較高,而輸入輸出壓差又較大,還可以考慮采用DC-DC加LDO的方式供電。

當(dāng)然,以上這些都是針對(duì)一般的應(yīng)用而言,如果是更高要求的系統(tǒng),則應(yīng)進(jìn)行更加全面、深入的考慮和測(cè)試。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22034

    瀏覽量

    617991
  • 電源系統(tǒng)
    +關(guān)注

    關(guān)注

    3

    文章

    700

    瀏覽量

    38507
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    FPGA系統(tǒng),對(duì)電源系統(tǒng)調(diào)試

    從圖中可以看出,該斬波波形是較差的。在FPGA系統(tǒng)則會(huì)表現(xiàn)為:整個(gè)系統(tǒng)電流偏大,進(jìn)而影響功耗偏大。
    發(fā)表于 05-05 06:26 ?1120次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>系統(tǒng)</b><b class='flag-5'>中</b>,對(duì)<b class='flag-5'>電源</b><b class='flag-5'>系統(tǒng)</b>的<b class='flag-5'>調(diào)試</b>

    FPGA系統(tǒng)電源紋波調(diào)試方案

    這里重點(diǎn)考慮DC-DC外圍元件的參數(shù)選擇不合理。首先從功率電感入手,將其由10uH加大到15uH,再次進(jìn)行測(cè)試。
    發(fā)表于 09-10 17:20 ?1899次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>系統(tǒng)</b><b class='flag-5'>中</b><b class='flag-5'>電源</b><b class='flag-5'>紋波</b><b class='flag-5'>調(diào)試</b><b class='flag-5'>方案</b>

    Buck型DC-DC電源紋波調(diào)試分析

    在某FPGA系統(tǒng),對(duì)電源系統(tǒng)進(jìn)行調(diào)試,在同樣的測(cè)試條件下,發(fā)現(xiàn)其中有一塊板相對(duì)其它的板功耗總偏
    發(fā)表于 10-20 09:13 ?4071次閱讀

    具有低電源紋波的非隔離雙極性電源系統(tǒng)電源解決方案

    為了確保高精度,精密測(cè)試和測(cè)量系統(tǒng)需要具有低紋波和輻射噪聲的電源解決方案,從而不會(huì)降低高分辨率轉(zhuǎn)換器信號(hào)鏈的性能。在這些測(cè)試和測(cè)量應(yīng)用,生
    發(fā)表于 10-30 07:24

    講解電源系統(tǒng)紋波和噪聲的處理

    本文將重點(diǎn)對(duì)電源系統(tǒng)的 高頻紋波、低頻紋波、諧振噪聲、環(huán)路紋波、共模噪聲進(jìn)行講解高頻
    發(fā)表于 11-11 06:30

    分享電源紋波電源噪聲的區(qū)別

    視頻圖像,給Sensor的電源如果紋波超過(guò)Sensor要求,圖像上就會(huì)有抖動(dòng)的橫紋。在FPGA系統(tǒng)
    發(fā)表于 11-17 06:29

    Xilinx Virtex Ultrascale FPGA MGT電源解決方案

    和電壓監(jiān)控,并滿足了 Xilinx 低輸出電壓紋波的需求。此設(shè)計(jì)使用 5V 輸入并可提供低成本分立解決方案。特性 提供為 Xilinx Virtex? Ultrascale? FPGA
    發(fā)表于 09-21 07:56

    簡(jiǎn)化FPGA電源解決方案

    顯示了 FPGA 開(kāi)發(fā)套件典型的 FPGA 電源解決方案。設(shè)計(jì)該方案除了要選擇正確的器件和電
    發(fā)表于 11-23 07:14

    電源紋波測(cè)量系統(tǒng)設(shè)計(jì)與試驗(yàn)

    電源紋波測(cè)量系統(tǒng)設(shè)計(jì)與試驗(yàn)(開(kāi)關(guān)電源技術(shù)的節(jié)能意義)-電子設(shè)計(jì)工程 2015年2月 電源紋波測(cè)量
    發(fā)表于 09-29 12:45 ?12次下載
    <b class='flag-5'>電源</b><b class='flag-5'>紋波</b>測(cè)量<b class='flag-5'>系統(tǒng)</b>設(shè)計(jì)與試驗(yàn)

    電源系統(tǒng)紋波和噪聲的處理

    ??文章原始地址:??http://feotech.com/?p=132??本文將重點(diǎn)對(duì)電源系統(tǒng)的?高頻紋波、低頻紋波、諧振噪聲、環(huán)路
    發(fā)表于 11-06 18:21 ?19次下載
    <b class='flag-5'>電源</b><b class='flag-5'>系統(tǒng)</b><b class='flag-5'>中</b><b class='flag-5'>紋波</b>和噪聲的處理

    電源紋波電源噪聲有什么區(qū)別?

    視頻圖像,給Sensor的電源如果紋波超過(guò)Sensor要求,圖像上就會(huì)有抖動(dòng)的橫紋。在FPGA系統(tǒng)
    發(fā)表于 11-10 09:51 ?25次下載
    <b class='flag-5'>電源</b><b class='flag-5'>紋波</b>和<b class='flag-5'>電源</b>噪聲有什么區(qū)別?

    電源】降低電源紋波的實(shí)例分析與應(yīng)用

    本文以某單板在調(diào)試過(guò)程中電源紋波過(guò)大問(wèn)題,分析了開(kāi)關(guān)DC/DC電源紋波產(chǎn)生的原因、
    的頭像 發(fā)表于 10-21 10:58 ?3671次閱讀
    【<b class='flag-5'>電源</b>】降低<b class='flag-5'>電源</b><b class='flag-5'>紋波</b>的實(shí)例分析與應(yīng)用

    避免FPGA、GPU和ASIC系統(tǒng)電源管理調(diào)試周期

    在設(shè)計(jì)FPGA、GPU或ASIC控制系統(tǒng)時(shí),與數(shù)字設(shè)計(jì)相關(guān)的電源管理和模擬系統(tǒng)相關(guān)的設(shè)計(jì)挑戰(zhàn)數(shù)量相形見(jiàn)絀。然而,假設(shè)電源
    的頭像 發(fā)表于 01-06 09:24 ?1303次閱讀
    避免<b class='flag-5'>FPGA</b>、GPU和ASIC<b class='flag-5'>系統(tǒng)</b><b class='flag-5'>電源</b>管理<b class='flag-5'>中</b>的<b class='flag-5'>調(diào)試</b>周期

    降低電源紋波的理論與應(yīng)用分析

    本文以某單板在調(diào)試過(guò)程中電源紋波過(guò)大問(wèn)題,分析了開(kāi)關(guān)DC/DC電源紋波產(chǎn)生的原因、
    發(fā)表于 06-26 16:24 ?2140次閱讀
    降低<b class='flag-5'>電源</b><b class='flag-5'>紋波</b>的理論與應(yīng)用分析

    電源紋波測(cè)試位置選擇

    電源紋波測(cè)試是評(píng)估電源系統(tǒng)性能的重要手段之一,對(duì)于電源系統(tǒng)的設(shè)計(jì)、
    的頭像 發(fā)表于 08-02 09:48 ?918次閱讀